2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩72頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、實現(xiàn)通用化和小型化已成為自動測試設(shè)備發(fā)展的重要趨勢,目前已有的測試設(shè)備主要采取通用的測試儀器資源和專用的接口適配器(TUA)實現(xiàn)其通用化。隨著被測武器設(shè)備型號的日益增加,專用測試接口適配器的數(shù)量也越來越多,以致整個測試設(shè)備體積過于龐大。為了解決這個問題,本文研制了一種端子功能可配置通訊資源模塊,通過端子配置功能,替代TUA分配能力,同時,與超寬測量范圍的端子功能可配置儀器資源配合使用,達到取消TUA的目的,實現(xiàn)自動測試設(shè)備的完全通用化。

2、研制該模塊具有重要的應(yīng)用價值。
  本模塊在3U標準尺寸CPCI板卡上集成了12路RS422、2路RS232、4路RS485、4路ARINC429、2路CAN功能可切換的通訊通道和1路獨立的1553B通道。其中,每個通道可以在基本的RS422和其它一種通信功能之間通過軟件進行切換。硬件設(shè)計上采用DSP+FPGA的結(jié)構(gòu),DSP使用高性能的DM642,其主頻高達720MHz,主要完成命令解析執(zhí)行、功能配置、復(fù)雜數(shù)據(jù)管理、數(shù)據(jù)交互等功能

3、;其內(nèi)嵌 PCI接口單元,可以方便地實現(xiàn)高可靠性的CPCI接口功能。在FPGA內(nèi)部實現(xiàn)了RS422/RS232通訊邏輯、ARINC429通訊邏輯、1553B通訊邏輯、RS485通訊邏輯和CAN控制邏輯,以及時鐘和復(fù)位邏輯。利用FPGA內(nèi)部的硬核控制器實現(xiàn)對大容量的數(shù)據(jù)緩存控制,同時設(shè)計了總線時序轉(zhuǎn)換邏輯,以便DSP可以實現(xiàn)對DDR2的直接管理與操控。在功能電路上,實現(xiàn)了所有通訊資源的隔離電路設(shè)計和獨立的1553接口電路設(shè)計。
  

4、模塊軟件包括DSP固化軟件和上位機軟件。DSP固化軟件包括命令解析函數(shù)、功能配置函數(shù)、復(fù)雜數(shù)據(jù)管理函數(shù)和數(shù)據(jù)交互函數(shù)。通過上位機軟件進行每個通道通訊模式配置,并在不同配置模式下進行相應(yīng)的通訊波特率和控制字設(shè)置,以及在各通訊類型相關(guān)函數(shù)的配合使用下,實現(xiàn)數(shù)據(jù)收發(fā)。對于多通道并行數(shù)據(jù)處理,采用定時讀取外部存儲器方式,接收多通道并行通訊數(shù)據(jù)。同時,為了完成對模塊中的各個功能塊的調(diào)試和驗證,設(shè)計了專用的上位機測試軟面板。
  最后,對模塊

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論