可配置AES加密芯片研究與設(shè)計(jì).pdf

1、近年來(lái)企業(yè)和個(gè)人大量使用基于嵌入式技術(shù)的信息產(chǎn)品進(jìn)行信息處理，數(shù)據(jù)安全問(wèn)題日益突出?，F(xiàn)有一些應(yīng)用中的加密解決方式還不盡如人意，主要體現(xiàn)在成本及體積上難于滿足嵌入式系統(tǒng)解決方案的要求。通過(guò)設(shè)計(jì)、使用高級(jí)加密標(biāo)準(zhǔn)專用集成電路芯片則能較好的解決此問(wèn)題。因此，有必要針對(duì)低端信息處理系統(tǒng)對(duì)加密安全芯片的需求設(shè)計(jì)一種適用于低端數(shù)字信息處理系統(tǒng)的高級(jí)加密標(biāo)準(zhǔn)加密專用集成電路芯片。芯片要求具有低成本、小體積的特點(diǎn)，能提供多種加密模式供動(dòng)態(tài)選擇使用，且接

2、口簡(jiǎn)單、方便互連。
　　 本文論述了高級(jí)加密標(biāo)準(zhǔn)(AES)算法(Rijndael算法)的實(shí)現(xiàn)原理。對(duì)各種具體優(yōu)化實(shí)現(xiàn)方式進(jìn)行了分析，提出了一種串行接口的AES加解密電路設(shè)計(jì)方案，該電路支持運(yùn)行期動(dòng)態(tài)配置工作模式。所設(shè)計(jì)的系統(tǒng)使用Verilog描述語(yǔ)言進(jìn)行分層描述。同時(shí)，本文研究了常用數(shù)字專用集成電路設(shè)計(jì)方法及設(shè)計(jì)流程?；?5nmCMOS工藝標(biāo)準(zhǔn)單元庫(kù)實(shí)現(xiàn)了可配置工作模式的串行接口AES加解密芯片版圖設(shè)計(jì)。該芯片使用較少的硬件資