可配置嵌入式系統(tǒng)設(shè)計(jì).pdf

1、隨著嵌入式的應(yīng)用領(lǐng)域不斷擴(kuò)展，對(duì)嵌入式系統(tǒng)的要求越來(lái)越高。有的領(lǐng)域需要具有強(qiáng)大的浮點(diǎn)運(yùn)算能力，有的領(lǐng)域有低功耗的要求，還有的領(lǐng)域需要提供多種硬件接口或多種聯(lián)網(wǎng)方式。為了能夠在不改變核心硬件的情況下支持不同的需求，我們采用了現(xiàn)場(chǎng)可編程門(mén)陣列(Field-ProgrammableGateArray,FPGA)加嵌入式Linux系統(tǒng)的方式，通過(guò)更新現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中的軟核和系統(tǒng)軟件，在不改變核心硬件的情況下實(shí)現(xiàn)了可變化的嵌入式系統(tǒng)

2、。
　　本文研究了可配置嵌入式系統(tǒng)架構(gòu)、可配置軟核可編程片上系統(tǒng)(System-on-a-Programmable-Chip,SOPC)設(shè)計(jì)、可配置硬件電路模塊設(shè)計(jì)與驗(yàn)證、系統(tǒng)軟件的改造與開(kāi)發(fā)等方面。主要完成的工作如下：
　　詳細(xì)研究了如何利用OpenRISC1200和WISHBONE片上總線構(gòu)建可配置可編程片上系統(tǒng)(SOPC)嵌入式處理器，動(dòng)態(tài)支持各種常用硬件設(shè)備和接口。
　　硬件電路采用模塊化的思想，設(shè)計(jì)了核心電路

3、模塊和多種擴(kuò)展電路模塊。通過(guò)使用Cadence工具來(lái)完成硬件設(shè)計(jì)中的電路原理圖設(shè)計(jì)、印制板圖制作和進(jìn)行仿真分析。同時(shí)給出了如何利用聯(lián)合測(cè)試行為組織(JointTestActionGroup,JTAG)提出的測(cè)試協(xié)議進(jìn)行了硬件連接測(cè)試方法。在軟件方面研究了可配置可編程片上系統(tǒng)(SOPC)的操作系統(tǒng)啟動(dòng)加載程序(BootLoader)設(shè)計(jì)和可配置嵌入式Linux內(nèi)核的設(shè)計(jì)內(nèi)容。
　　運(yùn)用本文的研究成果可以實(shí)現(xiàn)一個(gè)可配置的嵌入式系統(tǒng)，并