基于FPGA的高速FIR濾波器設(shè)計與實現(xiàn).pdf

1、隨著數(shù)字技術(shù)的不斷發(fā)展，數(shù)字濾波在信號處理領(lǐng)域占據(jù)不可替代的地位，尤其在語音處理、圖像處理、HDTV等應(yīng)用中不可或缺。數(shù)字濾波不僅可以具備濾波器對幅度和相位特性的特殊要求，而且它的特性不會隨著溫度和電壓的變化而受到影響。尤其有限長單位沖激響應(yīng)濾波器(Finite Impulse ResponseDigital filter，F(xiàn)IR)，因為系統(tǒng)穩(wěn)定（不存在系統(tǒng)極點）、信噪比高、運算速度快、線性相位的特性好、設(shè)計靈活等突出優(yōu)點而在實際工程中

2、得到廣泛應(yīng)用。
　　FPGA(Field Programmable Gate Array)基于LUT(Look Up Table)的結(jié)構(gòu)、布線靈活、內(nèi)嵌資源豐富，特別適用于規(guī)模大、并行度高的FIR濾波器的數(shù)字實現(xiàn)。已有的通過傳統(tǒng)的分布式算法實現(xiàn)的FIR數(shù)字濾波器在速度和資源占用方面上都存在著不足。本文采用表分割技術(shù)的分布式算法和WALLACETREE算法相結(jié)合的新型算法，在FPGA上設(shè)計和實現(xiàn)了一種FIR濾波器。這種算法可以有效減

3、少乘加器的使用從而節(jié)省資源，同時結(jié)合USB串行接口技術(shù)，完成FPGA與計算機的實時交互，使參數(shù)配置及數(shù)據(jù)顯示與分析更加靈活、方便。
　　本文通過SEED-XDTK FPGA平臺對所設(shè)計FIR濾波器進行了測試、仿真實驗和性能分析。實驗表明:與傳統(tǒng)分布式算法相比，該技術(shù)可減少11％的Slice資源消耗量，使關(guān)鍵路徑延遲縮小26.9％，達到了FIR數(shù)字濾波器處理速度更高、資源占用量更低的設(shè)計目標(biāo)。基于FPGA的高速FIR濾波器參數(shù)配置方