基于FPGA的FIR數(shù)字濾波器算法研究與設(shè)計(jì)實(shí)現(xiàn).pdf

1、隨著現(xiàn)代電子系統(tǒng)的發(fā)展,數(shù)字濾波器成為數(shù)字信號處理的重要組成部分,尤其是FIR數(shù)字濾波器,依靠其良好的線性特性而得到廣泛應(yīng)用。在工程應(yīng)用中,大多要求信號處理具有高速性、實(shí)時(shí)性和靈活性,但很多軟件和硬件實(shí)現(xiàn)方式難以同時(shí)達(dá)到這些要求。隨著可編程邏輯器件的快速發(fā)展,現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢,因此,越來越多的電子工程師為達(dá)到信號處理的高速性、實(shí)時(shí)性和靈活性,使用FPGA來實(shí)現(xiàn)FIR數(shù)字濾波器。
　

2、　 本文研究了基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)。首先介紹了FIR數(shù)字濾波器的基本理論、FPGA基本原理以及基于Verilog HDL語言的FPGA設(shè)計(jì)流程。然后,對基于FPGA的FIR濾波器實(shí)現(xiàn)方法進(jìn)行介紹,并選用分布式算法為濾波器的硬件實(shí)現(xiàn)方法。對于分布式算法中查找表規(guī)模較大的缺點(diǎn),本文通過分割查找表、利用FIR線性濾波器的對稱性以及利用OBC編碼(Offset Binary Coding)改進(jìn)分布式算法,使得查找表的硬件規(guī)模得到

3、極大地減小。最后,設(shè)計(jì)了一個(gè)16階低通FIR數(shù)字濾波器,在設(shè)計(jì)中采用了層次化、模塊化的思想,將整個(gè)系統(tǒng)劃分為幾個(gè)小的功能模塊,利用Verilog HDL語言進(jìn)行各個(gè)功能模塊的設(shè)計(jì),通過ISE9.1i軟件對各個(gè)功能模塊進(jìn)行綜合與仿真,最終完成FIR數(shù)字濾波器系統(tǒng)的設(shè)計(jì),并與Matlab R2009a軟件進(jìn)行系統(tǒng)的協(xié)同仿真,對仿真結(jié)果進(jìn)行了分析以驗(yàn)證設(shè)計(jì)的正確性。
　　 綜合與仿真結(jié)果表明,通過對分布式算法的改進(jìn),查找表的硬件規(guī)模極