低資源高速度FIR濾波器設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf

1、FIR數(shù)字濾波器是一個(gè)基本的數(shù)字信號(hào)處理功能單元,可實(shí)現(xiàn)嚴(yán)格線性相位,具有設(shè)計(jì)靈活、任意幅度響應(yīng)和穩(wěn)定等優(yōu)點(diǎn),在語(yǔ)音處理、圖像、雷達(dá)及通信等系統(tǒng)中有著廣泛應(yīng)用。
　　傳統(tǒng)上常用于FIR濾波器實(shí)現(xiàn)的硬件平臺(tái)MCU、DSP和ASIC,在實(shí)際的工程應(yīng)用中,對(duì)信號(hào)進(jìn)行處理時(shí)在速度、實(shí)時(shí)性和靈活性等方面的要求越來(lái)越高,而傳統(tǒng)上的一些軟件和硬件實(shí)現(xiàn)方式難以同時(shí)滿足這幾方面的要求。隨著PLD和EDA技術(shù)的發(fā)展,FPGA具有越來(lái)越靈活的可編程邏輯

2、,能更方便地實(shí)現(xiàn)數(shù)字信號(hào)處理的實(shí)時(shí)性,突破了流水級(jí)數(shù)、并行處理等限制,有效利用了片上資源,另外,FPGA還具有可重復(fù)的編程能力,大大降低了成本,越來(lái)越受到業(yè)界研究者的青睞。
　　本文主要研究FIR濾波器的FPGA實(shí)現(xiàn)方法,從開發(fā)方式和算法結(jié)構(gòu)等方面入手,達(dá)到提高運(yùn)行速度、降低資源消耗、提高資源利用率等目的,具體工作如下:
　　1)在掌握FIR濾波器的設(shè)計(jì)理論和FPGA開發(fā)等知識(shí)的基礎(chǔ)上,分別對(duì)基于SYSGEN和DA設(shè)計(jì)FIR

3、濾波器的方法進(jìn)行了研究,探求最適合于FIR濾波器的FPGA實(shí)現(xiàn)方法。
　　2)針對(duì)傳統(tǒng)上基于SYSGEN設(shè)計(jì)FIR濾波器時(shí),存在消耗資源大和運(yùn)行速度慢及資源利用率低等問(wèn)題,提出AS型FIR濾波器電路模型,降低系統(tǒng)邏輯資源消耗、提高系統(tǒng)資源利用率及系統(tǒng)運(yùn)行速度;綜合采用SYSGEN和ISE實(shí)現(xiàn)濾波器的模塊化和自動(dòng)化設(shè)計(jì),簡(jiǎn)化設(shè)計(jì)過(guò)程,降低實(shí)現(xiàn)難度。具體在XC3S500E4f320 FPGA上實(shí)現(xiàn)了一系列4到32階的FIR濾波器,實(shí)驗(yàn)

4、結(jié)果驗(yàn)證了方法的有效性。
　　3)利用現(xiàn)有分布式算法在FPGA上實(shí)現(xiàn)高階FIR濾波器時(shí),存在資源消耗量過(guò)大和運(yùn)行速度慢等問(wèn)題,提出一種低資源高速度的高階 FIR濾波器的FPGA實(shí)現(xiàn)方法。首先綜合采用多相分解結(jié)構(gòu)、流水線等技術(shù)對(duì)高階FIR濾波器進(jìn)行降階處理,然后采用提出的基于二輸入開關(guān)和加法器對(duì)的分布式算法結(jié)構(gòu)(MA型DA結(jié)構(gòu))實(shí)現(xiàn)降階后的FIR濾波器。利用ISE10.1在Xilinx Xc2vp30-7ff896 FPGA開發(fā)板上