基于FPGA的GZIP硬件壓縮電路設計.pdf

1、當今社會，在信息呈現(xiàn)出爆炸式增長，云計算的興起，大數(shù)據(jù)時代的到來，新的工作負載不斷增大，海量數(shù)據(jù)傳輸和存儲的問題不斷引起關(guān)注，如何能夠高效的傳輸海量的數(shù)據(jù)，同時不對處理器造成過于沉重的負荷的問題亟待解決。當處理和傳輸海量數(shù)據(jù)的時候，必然會占用大量的內(nèi)存和帶寬，所以在數(shù)據(jù)傳輸和存儲之前對數(shù)據(jù)進行有效的壓縮將是非常必要的。GZIP作為一種適宜實現(xiàn)的壓縮算法。該算法綜合了字典模式LZ77算法（Abraham Lempel和Jacob Zib在

2、1977年提出）和統(tǒng)計冗余的Huffman（David A.Huffman提出）兩種算法，不但可以達到很高的壓縮率，而且該算法已經(jīng)開源，沒有專利保護，適合硬件來實現(xiàn)，通過該算法高效的數(shù)據(jù)壓縮率，能夠顯著減少存儲數(shù)據(jù)所需要的空間，同時提升數(shù)據(jù)帶寬效率。
　　雖然GZIP壓縮算法已經(jīng)取得很好的壓縮率，但是基于軟件的GZIP壓縮算法速率并不高，而且存在過多占用處理器資源的缺點，對于海量數(shù)據(jù)進行處理的時，長時間占用大量CPU資源，不能充分

3、的發(fā)揮CPU的性能，且軟件基于串行執(zhí)行特性，速率較低，使其難以實現(xiàn)處理數(shù)據(jù)實時性的要求。
　　本論文提出基于FPGA實現(xiàn)的GZIP壓縮電路，利用FPGA低功耗，強大的并行計算能力等優(yōu)勢，大幅提高壓縮速率，基于該硬件設計實現(xiàn)了多種用于加速的硬件電路，加速方案包括：修改字典存儲器，高效的哈希算法和匹配方法等。針對所設計的電路，完成了在FPGA開發(fā)平臺上的測試，運行頻率125MHz，壓縮單通道吞吐率可達400Mbps；同時采用卡爾加里語