基于國(guó)密算法的金融IC芯片硬件加速電路設(shè)計(jì).pdf

1、傳統(tǒng)磁卡容易被復(fù)制，存在大量偽卡欺詐問題。因此國(guó)際的EMV組織大力推行傳統(tǒng)磁卡向金融IC卡轉(zhuǎn)移的“EMV”遷移運(yùn)動(dòng)；而中國(guó)央行則緊跟國(guó)際EMV組織的金融IC卡標(biāo)準(zhǔn)并提出了具有自主知識(shí)產(chǎn)權(quán)的基于國(guó)密的PBOC3.0金融IC卡標(biāo)準(zhǔn)，研究與設(shè)計(jì)實(shí)現(xiàn)符合PBOC3.0標(biāo)準(zhǔn)的金融IC芯片對(duì)我國(guó)的金融IC行業(yè)有重要意義。
　　金融IC芯片的安全核心是密碼引擎，研究與實(shí)現(xiàn)適合金融IC芯片應(yīng)用的國(guó)家密碼算法能夠?yàn)榻鹑贗C芯片的安全保駕護(hù)航。

2、>　　本文首先對(duì)PBOC3.0標(biāo)準(zhǔn)進(jìn)行了深入研究與分析，并對(duì)其所需的安全算法進(jìn)行了復(fù)雜度分析。接著設(shè)計(jì)了金融IC芯片的硬件系統(tǒng)架構(gòu)，并重點(diǎn)研究與實(shí)現(xiàn)了能滿足PBOC3.0標(biāo)準(zhǔn)的小面積密碼硬件加速引擎：國(guó)密算法SM2用作脫機(jī)數(shù)據(jù)認(rèn)證，國(guó)密算法SM4用作安全報(bào)文協(xié)議。
　　針對(duì)SM2的實(shí)現(xiàn)，首先，考慮到金融IC應(yīng)用需要的高安全性，在標(biāo)量乘算法選擇上采用了能抵抗功耗攻擊的Double-Add-Always算法；同時(shí)，本文采用了坐標(biāo)轉(zhuǎn)換的

3、方式來減小點(diǎn)加點(diǎn)倍算法的實(shí)現(xiàn)復(fù)雜度，并基于此設(shè)計(jì)了有限指令狀態(tài)機(jī)來實(shí)現(xiàn)點(diǎn)加點(diǎn)倍運(yùn)算，優(yōu)化了指令調(diào)度過程減少運(yùn)算所需時(shí)鐘周期；此外，考慮到金融IC芯片資源有限，綜合考慮面積與速度，本文還優(yōu)化設(shè)計(jì)了基于64位乘累加器的大數(shù)乘法器，并根據(jù)SM2的模參數(shù)優(yōu)化設(shè)計(jì)了快速模約減單元；另外，設(shè)計(jì)了統(tǒng)一的模加減運(yùn)算單元以減少邏輯電路數(shù)目；通過合理的數(shù)據(jù)通路設(shè)計(jì)，僅使用一個(gè)模乘器和兩個(gè)模加減器就能夠完成點(diǎn)加點(diǎn)倍運(yùn)算。
　　在設(shè)計(jì)SM4算法過程中，首

4、先根據(jù)遞推公式優(yōu)化設(shè)計(jì)了SM4算法固定參數(shù)生成電路，采用實(shí)時(shí)生成的方法能夠極大的減小電路面積；接著對(duì)S盒的實(shí)現(xiàn)方式進(jìn)行了分析討論與優(yōu)化設(shè)計(jì)；最后，根據(jù)對(duì)SM4算法的分析，發(fā)現(xiàn)其加解密與密鑰擴(kuò)展具有相同的數(shù)據(jù)通路，因此可以進(jìn)行數(shù)據(jù)通路的復(fù)用；采用數(shù)據(jù)通路共享的方式設(shè)計(jì)了4種不同的復(fù)用程度的數(shù)據(jù)通路結(jié)構(gòu)，并分別對(duì)其進(jìn)行了比較研究并給出了各自的應(yīng)用場(chǎng)合。
　　本文在設(shè)計(jì)完加密引擎后對(duì)其進(jìn)行了安全功能仿真與FPGA驗(yàn)證，結(jié)果表明所設(shè)計(jì)的加

5、密算法功能正確。本文還在SMIC0.13μm EFlash工藝下完成了電路的ASIC實(shí)現(xiàn)。在ASIC實(shí)現(xiàn)中，SM2加密引擎占用面積278788μm2，折算成等效門約為68.8k等效門，最高運(yùn)行頻率為127.8MHz，完成一次標(biāo)量乘算法所需時(shí)間為1347μs，吞吐率為190kbps；核心的模乘運(yùn)算完成一次256bit的大數(shù)模乘所需周期為16，吞吐率達(dá)到了2.046Gbps。所設(shè)計(jì)的SM4算法電路在8bit串行化共享數(shù)據(jù)通路下能夠?qū)崿F(xiàn)最小面