版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、MPEG-1/2/4、H.264以及VC-1是被廣泛應(yīng)用的視頻圖像壓縮處理系統(tǒng)。離散余弦變換(Discrete Cosine Transform)作為一種典型算法,由于函數(shù)自身特性,被廣泛應(yīng)用于視頻圖像壓縮處理運算過程中。在本文中使用了多層次共享因子以及分布式算法來設(shè)計多種模式的小面積DCT與IDCT運算電路。此架構(gòu)可以支持四種模式的運算,包括8×8、8×4、4×8以及4×4像素塊的轉(zhuǎn)換。
本文利用多層次共享因子和分布式算法來
2、共享系數(shù)矩陣電路,利用加法器以及移位器取代乘法器。這樣不僅大幅降低系數(shù)乘法運算中的重復(fù)資源,還進(jìn)一步減少了加法樹所需加法器的數(shù)量。此外,本文利用DCT與IDCT的系數(shù)矩陣的相似性質(zhì),在電路中以時間交錯的方式重復(fù)使用同一塊系數(shù)矩陣電路。不僅降低正向與逆向余弦變換所需的面積成本,還可以同時運行DCT與IDCT的轉(zhuǎn)換電路,維持高吞吐率,滿足實時視頻編解碼的需求。而通過轉(zhuǎn)置內(nèi)存的轉(zhuǎn)換,可以將數(shù)據(jù)重新排序輸出二維的數(shù)據(jù)順序,并且使用SORT1、i
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高清視頻編解碼電路設(shè)計.pdf
- 基于MPEG-2視頻可變長解碼、反量化、反離散余弦變換的FPGA實現(xiàn).pdf
- 離散余弦變換的設(shè)計與實現(xiàn).pdf
- 基于FPGA的視頻編解碼系統(tǒng)實現(xiàn).pdf
- UHF頻段RFID標(biāo)簽芯片編解碼電路設(shè)計與實現(xiàn).pdf
- 用于高速SerDes接口的編解碼及收發(fā)電路設(shè)計.pdf
- 基于FPGA的高速8B-10B編解碼電路設(shè)計.pdf
- 適用于MPEG2視頻解碼的RISC和VLD電路設(shè)計與實現(xiàn).pdf
- RS編解碼的FPGA實現(xiàn).pdf
- 基于FPGA的視頻編解碼關(guān)鍵算法研究與設(shè)計.pdf
- JPEG解碼電路設(shè)計與實現(xiàn).pdf
- 高速高精度離散余弦變換的設(shè)計與實現(xiàn).pdf
- DAB音頻編解碼算法研究及其電路設(shè)計.pdf
- RS與卷積級聯(lián)的編解碼FPGA實現(xiàn).pdf
- 離散余弦逆變換的硬件實現(xiàn).pdf
- 離散余弦變換的研究與硬件設(shè)計.pdf
- DVI數(shù)字視頻接口編解碼電路的研究與設(shè)計.pdf
- AVS視頻編解碼標(biāo)準(zhǔn)中預(yù)測編解碼技術(shù)的研究及其硬件設(shè)計與實現(xiàn).pdf
- 離散余弦變換VLSI設(shè)計.pdf
- 面向SSD控制器的LDPC編解碼電路設(shè)計.pdf
評論
0/150
提交評論