高速高精度離散余弦變換的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來(lái)，隨著多媒體技術(shù)的飛速發(fā)展，許多應(yīng)用領(lǐng)域?qū)σ曨l圖像的實(shí)時(shí)壓縮提出了更高的要求。離散余弦變換作為實(shí)現(xiàn)空間域壓縮的關(guān)鍵，如何減少其計(jì)算量，并提高其硬件實(shí)現(xiàn)的速度和精度以滿足海量視頻數(shù)據(jù)的實(shí)時(shí)處理，一直是視頻編解碼領(lǐng)域中的研究熱點(diǎn)。本文所研究的內(nèi)容就是針對(duì)HDTV應(yīng)用中高速，高精度二維離散余弦變換及其反變換的硬件實(shí)現(xiàn)。 本文首先研究了視頻編解碼標(biāo)準(zhǔn)中DCT的作用和發(fā)展?fàn)顩r，在此基礎(chǔ)上，進(jìn)一步研究了FDCT和IDCT的數(shù)學(xué)原理，快

2、速算法和硬件實(shí)現(xiàn)結(jié)構(gòu)，分析了由于IDCT誤差引起的漂移現(xiàn)象。根據(jù)IEEE標(biāo)準(zhǔn)1180-1990，研究了余弦系數(shù)量化步長(zhǎng)和中間有限字長(zhǎng)對(duì)IDCT設(shè)計(jì)結(jié)果精度的影響。然后，采用基子乘法器結(jié)構(gòu)的一維FDCT/IDCT運(yùn)算單元和乒乓結(jié)構(gòu)的轉(zhuǎn)置RAM，完成了RCM結(jié)構(gòu)的二維FDCT/IDCT電路設(shè)計(jì)，并對(duì)電路進(jìn)行了功能仿真，邏輯綜合，時(shí)序仿真和基于Altera公司的CycloneEP1C12Q240C8型芯片的FPGA驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，上述設(shè)計(jì)

3、都可以工作在130Mhz的時(shí)鐘頻率之上，完全能夠?qū)崟r(shí)處理MPEG-2標(biāo)準(zhǔn)的HDTV圖像，且遠(yuǎn)遠(yuǎn)超過IEEE標(biāo)準(zhǔn)1180-1990的精度要求。 本文共設(shè)計(jì)了四種一維運(yùn)算單元：一維FDCT奇偶分解法、W.H.Chen算法、Loeffler算法和一維IDCTW.H.Chen算法。在本文的一維FDCT奇偶分解算法設(shè)計(jì)中，根據(jù)算法特點(diǎn)，設(shè)計(jì)了新的Booth乘法器，節(jié)省硬件資源，提高了電路速度。然后，使用一種新的實(shí)現(xiàn)方案完成了一維IDCT、