硅基微波低噪聲放大器集成電路設(shè)計.pdf

1、隨著無線技術(shù)的深度發(fā)展，低頻的頻譜資源已非常匱乏，往更高頻率發(fā)展是大勢所趨。更高頻段的無線通信有更寬的帶寬，更高的信道容量，更大的數(shù)據(jù)速率等諸多好處。而低噪聲放大器是接收鏈路的第一個有源放大模塊，它將信號進行放大，并盡可能少引入噪聲，對信號的判別有著舉足輕重的影響。并且隨著硅基集成電路工藝的發(fā)展，柵長不斷減小，特征頻率不斷提升，使其也能滿足微波電路的設(shè)計要求，再者硅基集成電路有低成本、低功耗、高集成的優(yōu)勢。所以對硅基微波低噪聲放大器集成

2、電路進行研究有重大意義。
　　針對微波集成電路設(shè)計的流程問題，本文敘述了工藝選擇的過程，確定晶體管柵長、柵寬、柵指的尺寸與偏置電壓的大小，并在HFSS中建立工藝模型，以滿足微波電路電磁仿真的需要。采用將HFSS中電感建模仿真，提取S參數(shù)與工藝庫中同尺寸電感S參數(shù)對比的方式來初步驗證工藝模型的準確性。另外本文總結(jié)了硅基微波低噪聲放大器集成電路設(shè)計的經(jīng)驗。
　　針對傳統(tǒng)低噪聲放大器噪聲系數(shù)大、功耗高的問題，本文設(shè)計了一款基于CM

3、OS180nm工藝的Ku波段單端低噪聲放大器芯片。第一級采用變壓器耦合雙輸入結(jié)構(gòu)。測試結(jié)果表明最高增益為在17.5GHz的18dB，最小的噪聲系數(shù)為在17.4GHz的3.29dB，并且在1.8V供電電壓下僅消耗了7mA電流。這比傳統(tǒng)的兩級共柵結(jié)構(gòu)的增益15dB提高了10％，噪聲系數(shù)4dB降低了18%。芯片測試的輸入1dB壓縮點為-12dBm，所占面積為0.48mm2。設(shè)計表明：雙輸入結(jié)構(gòu)對增大增益、降低噪聲系數(shù)有明顯的作用。