基于門(mén)級(jí)網(wǎng)表的硬件木馬檢測(cè)技術(shù)研究.pdf

1、隨著集成電路的發(fā)展以及集成電路設(shè)計(jì)和生產(chǎn)的全球化,集成電路本身的安全問(wèn)題引起了廣泛的關(guān)注,目前已經(jīng)發(fā)生了多起由于集成電路安全問(wèn)題而影響到國(guó)家安全的案例,因此非常有必要對(duì)集成電路中可能存在的硬件木馬電路進(jìn)行檢測(cè)。
　　硬件木馬能夠在RTL設(shè)計(jì)階段、DFT設(shè)計(jì)階段、布局布線(xiàn)階段或者芯片最終制造階段插入,其可能被植入到專(zhuān)用集成電路(ASICs)、商用模塊中(COTS)或微處理器中等模塊中。我們能夠得到這些電路的門(mén)級(jí)網(wǎng)表,因此本文進(jìn)行了基

2、于門(mén)級(jí)網(wǎng)表的硬件木馬檢測(cè)技術(shù)的研究,主要內(nèi)容為:
　　1.根據(jù)硬件木馬電路的觸發(fā)電路和執(zhí)行電路的分類(lèi),分析其特征,并完成木馬電路的特征提取;然后對(duì)待檢測(cè)電路(CUD)的不同功能模塊進(jìn)行分析,根據(jù)其特點(diǎn)確定了基于門(mén)級(jí)網(wǎng)表的硬件木馬檢測(cè)技術(shù)的適用范圍;
　　2.在對(duì)電路的功能進(jìn)行分析后,然后根據(jù)木馬電路的結(jié)構(gòu)特征,完成了對(duì)異常端口、異步電路、不可測(cè)電路和低翻轉(zhuǎn)率節(jié)點(diǎn)等可疑信號(hào)的檢測(cè);
　　3.根據(jù)ATPG的等價(jià)性原理,完成

3、可疑信號(hào)中等價(jià)信號(hào)和冗余信號(hào)的移除,減少可疑信號(hào)的數(shù)量;然后根據(jù)可疑信號(hào)之間的相關(guān)性將可疑信號(hào)劃分為可疑模塊,隨后根據(jù)模塊的規(guī)模和特征分別通過(guò)拓?fù)浠蚍抡鎯煞N方式獲得其翻轉(zhuǎn)概率,并通過(guò)翻轉(zhuǎn)概率對(duì)可疑模塊進(jìn)行評(píng)估,進(jìn)一步降低可疑信號(hào)的數(shù)量;最后通過(guò)對(duì)可疑信號(hào)進(jìn)行修正,獲取盡可能完整的木馬電路;
　　4.通過(guò)對(duì)網(wǎng)表文件的語(yǔ)義分析,以鄰接表的數(shù)據(jù)結(jié)構(gòu)完成門(mén)級(jí)網(wǎng)表在內(nèi)存中的存儲(chǔ),并對(duì)時(shí)鐘網(wǎng)絡(luò)、復(fù)位網(wǎng)絡(luò)和邏輯網(wǎng)路進(jìn)行分離,對(duì)門(mén)級(jí)網(wǎng)表電路特征和