基于FPGA的硬件木馬檢測(cè).pdf

1、當(dāng)前，集成電路芯片已經(jīng)滲透到現(xiàn)代科技的各個(gè)領(lǐng)域，對(duì)科技發(fā)展起著越來(lái)越大的推動(dòng)作用，與此同時(shí)，針對(duì)芯片的攻擊行為也越來(lái)越普遍。例如，芯片的設(shè)計(jì)與制造過(guò)程相分離這一趨勢(shì)，導(dǎo)致芯片在外包制造過(guò)程中存在風(fēng)險(xiǎn)，部分不可信制造商可能更改芯片的原始設(shè)計(jì)，嵌入所謂的“硬件木馬”電路，并在特定的觸發(fā)激活條件下實(shí)現(xiàn)破壞性功能或泄漏芯片內(nèi)部秘密信息，由于針對(duì)芯片硬件設(shè)計(jì)的木馬攻擊能夠影響大量的器件并且檢測(cè)困難，因此“硬件木馬”被認(rèn)為是對(duì)所有安全模型的一個(gè)重大

2、威脅。
　　 本文首先介紹了硬件木馬的概念及其基本原理以及國(guó)內(nèi)外發(fā)展現(xiàn)狀;接著按照一定的分類標(biāo)準(zhǔn)，詳細(xì)說(shuō)明了硬件木馬的分類;然后探究了硬件木馬的植入方式;最后重點(diǎn)介紹了硬件木馬的檢測(cè)方法。
　　 本論文完成的研究工作主要包括:
　　 1.完成了硬件木馬檢測(cè)平臺(tái)的設(shè)計(jì)，包括總體設(shè)計(jì)、硬件部分的設(shè)計(jì)及軟件部分的設(shè)計(jì)。該平臺(tái)由三部分構(gòu)成:PC上位機(jī)、示波器和以FPGA芯片為核心的PCB檢測(cè)板。檢測(cè)平臺(tái)軟件部分即Veri

3、log語(yǔ)言描述的邏輯設(shè)計(jì)。
　　 2.在檢測(cè)平臺(tái)的FPGA芯片中設(shè)計(jì)并實(shí)現(xiàn)了AES加密的目標(biāo)電路和一種電磁泄露型硬件木馬。使用Verilog HDL語(yǔ)言實(shí)現(xiàn)了原始AES的加密算法電路，通過(guò)串口輸入128位的明文和密鑰，輸出128位密文。查看輸出128位的密文就可以判斷AES電路是否正確。在AES原始電路中植入硬件木馬，128位密鑰能夠被木馬通過(guò)電磁泄漏出去，在一定的距離內(nèi)，普通收音機(jī)能接受到128位的密鑰信息。因此我們可以得到結(jié)

4、論:設(shè)計(jì)的電磁泄漏型木馬隱蔽而且成功的竊取了秘密信息。
　　 3.基于LabVIEW開(kāi)發(fā)了自動(dòng)測(cè)試平臺(tái)。該平臺(tái)主要能自動(dòng)發(fā)送并接受明文、密鑰和密文，將FPGA芯片的功耗數(shù)據(jù)自動(dòng)采集并保存到excel中。該自動(dòng)測(cè)試平臺(tái)能減少實(shí)驗(yàn)中的人為干擾和失誤、提高實(shí)驗(yàn)效率。
　　 4.研究了基于多參數(shù)的硬件木馬檢測(cè)方法，并在檢測(cè)平臺(tái)上開(kāi)展了硬件木馬檢測(cè)實(shí)驗(yàn)。該檢測(cè)方法將芯片供電電流與晶體管的工作頻率相關(guān)聯(lián)，利用兩者之間的聯(lián)系來(lái)輔助硬件