基于可疑電路結構分析的硬件木馬檢測技術研究.pdf

1、目前集成電路（IC）的安全性獲取了在學術界、政府機構以及制造業(yè)廣泛關注。部分原因是設計外包和制造向全球范圍內的低成本地區(qū)遷移，部分是因為對第三方的知識產權（IP）和來自不同供應商的設計自動化工具的日益依賴，使得目前集成電路供應鏈被認為比以往任何時候更容易受到惡意修改，因此盡快開展可靠性芯片設計及硬件木馬相關研究刻不容緩。
　　本文基于硬件木馬設計的基本特性，提出一種基于可疑電路結構檢測的木馬檢測技術，這種檢測技術可以應用于任何設計

2、階段門級網表的硬件木馬檢測，不僅能保證芯片設計階段的可信，還可以確定木馬在芯片設計的哪一個階段插入。經研究驗證，該檢測方法能有效定位到電路中存在的特征明顯或高隱蔽性的硬件木馬，針對面積很小且隱蔽性強的硬件木馬也能達到很好的檢測效果，能有效檢測出面積大于等于0.0038％的隱藏型木馬。本文的研究工作主要包括以下內容：
　?。?）硬件木馬特性及現有檢測方法研究。分析硬件木馬的本質特性及原理，總結現有檢測方法的優(yōu)缺點，從硬件木馬的隱蔽性

3、特質出發(fā)，結合現有木馬檢測技術提出基于可疑電路結構分析的硬件木馬檢測技術；
　　（2）可疑電路結構剖析。從硬件木馬基本特性出發(fā)，總結了電路中極有可能是硬件木馬的基本電路結構。利用Perl語言強大的文本處理能力和正則模式匹配，將待測電路網表轉化為便于結構遍歷的中間數據存儲形式。研究了利用Perl對每種可疑電路結構的遍歷匹配過程，重點分析對比了獲取電路中低活性可疑結點的兩種不同方法，通過對大量的數據分析和處理確定了兩種方法的適用性；<

4、br>　　（3）硬件木馬設計及檢測研究。在UART基準電路的RTL級和門級設計了5種不同類型和結構，大小從1.05%到71.52%不等的硬件木馬，并編程實現將不同木馬電路隨機插入到原電路網表的不同位置。在插入設計木馬電路的10個待測UART電路上實現木馬電路的檢測和定位，并分析木馬電路功能；
　?。?）自動化平臺搭建及檢測結果對比。利用Perl內嵌的Tk模塊搭建自動化檢測平臺，在未知木馬電路的AES受感染電路上實現硬件木馬的直觀高