版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、高頻的頻率綜合器(Frequency Synthesizer, FS)是現(xiàn)代通信系統(tǒng)的重要部件,它的主要實現(xiàn)方式包括鎖相環(huán)(Phase-Locked Loop, PLL)和鎖頻環(huán)(Frequency-Locked Loop, FLL)。論文主要介紹了鎖相環(huán)和鎖頻環(huán)的系統(tǒng),并分析了其主要的性能和實現(xiàn)方式的差別。
本研究設(shè)計了一款基于鎖頻環(huán)構(gòu)架的頻率綜合器,主要的模塊包括頻率電壓轉(zhuǎn)換器(Frequency-to-Voltage C
2、onverter, FVC)、運算放大器(Operational Amplifier, OPA)、壓控振蕩器(Voltage-Controlled Oscillator, VCO)和分頻器(Divider)等模塊。該電路采用GSMC130nm CMOS工藝進行了流片驗證,電路的核心面積約為470μm×350μm,后仿結(jié)果顯示該鎖頻環(huán)的鎖定時間約為1.1μs。測試結(jié)果顯示在1.2V的供電電壓下,芯片功耗為26.4mW,輸出中心頻率為651
3、MHz,相位噪聲為-124dBc/Hz@1MHz,并實現(xiàn)了頻率鎖定的功能。在本鎖相環(huán)的驗證過程中發(fā)現(xiàn)振蕩器的負載對工作頻率有較大影響。為了更簡單有效的測量振蕩器的性能參數(shù),提出了一種用于LC振蕩器特征參數(shù)的非接觸式測量方法,可以在振蕩器掉電的情況下測量振蕩器的特征參數(shù),包括諧振頻率和品質(zhì)因數(shù),并采用電子設(shè)計自動化(Electronic Design Automation, EDA)軟件仿真了該VCO的性能參數(shù),該仿真結(jié)果與理論計算值高度
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 寬頻帶全集成CMOS頻率綜合器的設(shè)計.pdf
- 基于130nm CMOS工藝UHF RFID系統(tǒng)中頻率綜合器的研究與設(shè)計.pdf
- CMOS射頻頻率綜合器的研究設(shè)計與優(yōu)化.pdf
- CMOS單片收發(fā)機多模小數(shù)頻率綜合器的設(shè)計.pdf
- 基于CMOS工藝的鎖相環(huán)頻率合成器設(shè)計.pdf
- 應(yīng)用于無線通信的CMOS頻率綜合器的研究和設(shè)計.pdf
- CMOS工藝下高性能低成本頻率綜合器研究與實現(xiàn).pdf
- CMOS寬帶分?jǐn)?shù)分頻頻率綜合器的研究與設(shè)計.pdf
- 物聯(lián)網(wǎng)射頻soc的設(shè)計——cmos2.4ghz頻率綜合器的設(shè)計
- 基于CMOS工藝的PWM控制器的設(shè)計.pdf
- 多模CMOS頻率綜合器關(guān)鍵模塊設(shè)計及其整體優(yōu)化.pdf
- CMOS無電感寬帶頻率綜合器關(guān)鍵技術(shù)的研究.pdf
- 基于0.13μmcmos工藝的鎖相環(huán)頻率綜合器環(huán)路及自動頻率校準(zhǔn)器設(shè)計
- 全單片集成的多模CMOS正交頻率綜合器的研究.pdf
- 基于4GHz分?jǐn)?shù)頻率除法器的頻率綜合器設(shè)計.pdf
- 基于DDS+PLL的寬帶頻率綜合器的設(shè)計.pdf
- 基于∑△調(diào)制的900MHz頻率綜合器設(shè)計.pdf
- 基于標(biāo)準(zhǔn)CMOS工藝的太赫茲振蕩器設(shè)計.pdf
- 基于CMOS工藝的開關(guān)電容濾波器設(shè)計.pdf
- 基于CMOS工藝的低功耗脈沖型觸發(fā)器設(shè)計.pdf
評論
0/150
提交評論