PVT偏差容忍電路的快速自適應(yīng)頻率系統(tǒng)設(shè)計(jì).pdf

1、隨著集成電路和移動(dòng)終端的迅猛發(fā)展，人們對(duì)消費(fèi)類電子產(chǎn)品性能的要求越來越高。然而，由于工藝、電壓和溫度(Process、Voltage& Temperature，PVT)等偏差因素的影響，數(shù)字集成電路設(shè)計(jì)通常為芯片預(yù)留較大的時(shí)序余量，來保證芯片在最壞情況下也能正常工作，但最壞情況時(shí)極少發(fā)生，這導(dǎo)致了性能和能量利用效率（效能）的浪費(fèi)?；谄蠒r(shí)序監(jiān)測(cè)的自適應(yīng)頻率調(diào)節(jié)(Adaptive Frequency Scaling，AFS)技術(shù)，通過監(jiān)

2、測(cè)芯片時(shí)序自適應(yīng)調(diào)節(jié)系統(tǒng)頻率，可以有效釋放預(yù)留的時(shí)序余量提升性能，并抑制PVT偏差對(duì)電路的影響。
　　本文設(shè)計(jì)實(shí)現(xiàn)了一套基于片上時(shí)序監(jiān)測(cè)的自適應(yīng)頻率調(diào)節(jié)系統(tǒng)，通過在芯片關(guān)鍵路徑末端插入預(yù)測(cè)型時(shí)序監(jiān)測(cè)單元監(jiān)測(cè)芯片時(shí)序情況，并利用監(jiān)測(cè)結(jié)果動(dòng)態(tài)調(diào)節(jié)系統(tǒng)頻率。本文首先提出了一款只有16個(gè)晶體管，可以在0.5V～1.1V寬電壓工作的新型時(shí)序監(jiān)測(cè)單元;然后，本文從理論上推導(dǎo)出監(jiān)測(cè)窗口寬度的影響因素，并提出了一種可在片上配置監(jiān)測(cè)窗口的電路結(jié)構(gòu);

3、隨后，本文設(shè)計(jì)了一款能在單周期降頻的快速時(shí)鐘調(diào)節(jié)電路，該電路可以實(shí)現(xiàn)在65MHz～1000MHz的頻率工作范圍內(nèi)快速調(diào)節(jié)頻率，以便在出現(xiàn)時(shí)序預(yù)警信號(hào)后立刻調(diào)節(jié)時(shí)鐘頻率，避免時(shí)序真正出錯(cuò);最后，本文搭建了HSIM-VCS混合仿真平臺(tái)，并對(duì)整個(gè)設(shè)計(jì)進(jìn)行仿真驗(yàn)證。
　　考慮到比特幣(Bitcoin)挖礦芯片對(duì)性能和效能需求迫切的特點(diǎn)，本文將AFS技術(shù)運(yùn)用于比特幣芯片中，采用SMIC40nm CMOS工藝進(jìn)行設(shè)計(jì)?？紤]到不同的工藝角和溫度