兼容1149.1和1149.7標準的測試控制器的設計和驗證

1、密 級桂林電子科技大學碩 士 學 位 論 文（全日制專業(yè)學位碩士） （全日制專業(yè)學位碩士）題 目 兼容 1149.1 和 1149.7 標準的測試控制器的設計和驗證（英文） （英文） Design and Verification of A Test ControllerCompatible with 1149.1 and 1149.7 Standards研 究 生 學 號: 1308304015研 究 生 姓 名: 尹亮亮指導教師姓名

2、、職務 指導教師姓名、職務: 顏學龍 教授申 請 學 位 門 類: 工程碩士學科、專 學科、專 業(yè) 名 稱: 儀器儀表工程提 交 論 文 日 期: 2016 年 4 月論 文 答 辯 日 期: 2016 年 6 月摘 要I摘 要伴隨待測芯片集成度的不斷提高，傳統(tǒng)支持 IEEE 1149.1 標準的測試系統(tǒng)很難滿足復雜芯片對測試與調(diào)試的要求，于是，在 IEEE 1149.1 標準的基礎上提出了 IEEE1149.7，其在兼容 IEEE 1

3、149.1 的同時，支持片上多 TAPC 結構，而且增加了新的測試功能。為了能同時很好地完成對傳統(tǒng)目標器件和日益復雜的目標器件的測試工作， 本文在了解邊界掃描測試技術的研究背景、 研究意義以及其國內(nèi)外研究現(xiàn)狀的基礎上， 通過深入研究 IEEE 1149.1 標準和 IEEE 1149.7 標準，查閱相關文獻，分析測試控制器的功能及其在邊界掃描測試系統(tǒng)中的作用。 最后， 研究開發(fā)兼容 IEEE 1149.1 和 IEEE1149.7 標準

4、的測試控制器。在設計過程中，采用自頂向下的設計方法，分模塊進行設計?；?Altera 公司的Quartus II 應用平臺，通過硬件描述語言 Verilog HDL 進行控制器 IP 核的設計開發(fā)，最后通過 ModelSim SE 10.0c 仿真平臺進行仿真驗證。驗證結果表明，所設計的控制器既能成功產(chǎn)生契合 IEEE 1149.1 標準規(guī)定的 JTAG 測試信號，又能完成 IEEE1149.7所要求的復位功能、選擇機制功能、TAP.