SATA控制器的設(shè)計(jì)與FPGA驗(yàn)證.pdf

1、隨著集成電路性能的提高和網(wǎng)絡(luò)技術(shù)的發(fā)展，數(shù)據(jù)規(guī)?？涨芭蛎?，海量存儲(chǔ)逐漸成為研究的重要課題。以計(jì)算機(jī)的硬盤為例，處理器的工作頻率不斷加快，并行接口（PATA）的信號(hào)之間干擾日益加劇，無(wú)法再滿足時(shí)代的需要。串行傳輸應(yīng)運(yùn)而生，Serial ATA接口管腳少，傳輸速率快，設(shè)置多重?cái)?shù)據(jù)糾錯(cuò)模式，支持熱插拔特性，剛一出世便成為硬盤存儲(chǔ)業(yè)的新寵。但該產(chǎn)品的關(guān)鍵技術(shù)大都集中在國(guó)外的壟斷公司手中，國(guó)內(nèi)主要對(duì)其分析修改，二次開發(fā)。鑒于SATA控制器市場(chǎng)空白

2、，本文以此為切入點(diǎn)，設(shè)計(jì)面向FPGA的SATA主機(jī)控制器，旨在快捷便利地存儲(chǔ)數(shù)據(jù)。
　　 SATA標(biāo)準(zhǔn)為國(guó)外發(fā)布的協(xié)議，本文詳細(xì)剖析了SATA1.0版本，深刻理解串行傳輸?shù)膶哟渭軜?gòu)，自上而下為命令層、傳輸層、鏈路層和物理層。設(shè)計(jì)采用FPGA自頂向下的模塊化理念，以協(xié)議內(nèi)容為框架，最大限度地發(fā)揮FPGA并行優(yōu)勢(shì)，命令層由FPGA的嵌入式處理器MicroBlaze來(lái)實(shí)現(xiàn)，主要完成硬盤的參數(shù)配置和讀寫命令。下面三層為設(shè)計(jì)重點(diǎn)，中間傳輸

3、層和鏈路層主要完成幀的封裝，幀的發(fā)送、暫停、結(jié)束控制，幀的解析和校驗(yàn)。按功能分為控制模塊和數(shù)據(jù)通路，前者用VHDL描述為多個(gè)狀態(tài)機(jī)協(xié)同控制實(shí)現(xiàn)，后者調(diào)用存儲(chǔ)IP核FIFO保存數(shù)據(jù)，利用CRC和擾碼校驗(yàn)雙重?cái)?shù)據(jù)糾錯(cuò)。最底層物理層包括高速串行收發(fā)器、OOB信號(hào)控制模塊和速率協(xié)調(diào)模塊。高速串行收發(fā)器對(duì)應(yīng)協(xié)議中的模擬前端，可根據(jù)需求靈活配置8B/10B編解碼，串并轉(zhuǎn)換，COMMA字符檢測(cè)，時(shí)鐘修正，預(yù)加重和線性均衡等選項(xiàng)。OOB控制模塊和速率協(xié)

4、調(diào)模塊能夠自動(dòng)識(shí)別硬盤的傳輸速率，實(shí)現(xiàn)了1.5 Gbps/3.0Gbps自動(dòng)切換的串行傳輸通路。
　　 整個(gè)設(shè)計(jì)使用Xilinx公司的ISE軟件完成，各個(gè)模塊附有仿真圖和結(jié)果分析。系統(tǒng)驗(yàn)證采用Virtex-5開發(fā)板，把SATA控制器封裝成IP核掛在PLB總線上，由處理器MicroBlaze設(shè)置硬盤命令，通過PLB總線調(diào)配SATA控制器IP核對(duì)硬盤進(jìn)行讀寫測(cè)試，結(jié)果符合協(xié)議要求。整個(gè)SATA控制器在FPGA上實(shí)現(xiàn)，集成度強(qiáng)、可移植