0.18um工藝1kx8bits同步sram模塊設(shè)計

1、復(fù)旦大學(xué)碩士學(xué)位論文0.18um工藝1Kx8 bits同步SRAM模塊設(shè)計姓名：黃碧申請學(xué)位級別：碩士專業(yè)：電子與通訊工程指導(dǎo)教師：李文宏20070408摘 要本論文在深入研究S R A M 的工作原理和采用深亞微米工藝所遇到的設(shè)計挑戰(zhàn)的基礎(chǔ)上，采用綜合考慮芯片面積，速度和功耗的架構(gòu)，并針對具體的電路設(shè)計，提出了一些新的設(shè)計觀點和設(shè)計方案。論文的主要研究工作和創(chuàng)新結(jié)果摘要如下：1 ．論文首先討論了S R A M 的理論設(shè)計背景和設(shè)計規(guī)范

2、：在對S R A M 的存儲單元的結(jié)構(gòu)以及工作原理，S R A M 工作中的時序控制和主要控制信號，以及S R A M 的讀寫操作的具體流程進行簡要介紹后，結(jié)合半導(dǎo)體制造工藝的發(fā)展、深亞微米工藝的挑戰(zhàn)，以及S R A M 技術(shù)的發(fā)展，確定了S R A M 模塊的設(shè)計規(guī)范。2 ．論文隨后研究和討論了S R A M 模塊的系統(tǒng)構(gòu)架和物理布局；首先詳細分析了整個系統(tǒng)的主要組成部分，簡述了各部分的功能和它們之間的相互聯(lián)系，構(gòu)建出一個完整的系統(tǒng)架

3、構(gòu)圖；然后據(jù)設(shè)計規(guī)范對速度和功耗的要求，綜合考慮芯片面積等因素，通過估算，確定了S R A M 存儲單元陣列和外圍電路的物理布局。3 ．然后，論文分析了具體電路的設(shè)計；主要內(nèi)容包括輸入鎖存電路，S R A M 存儲單元，行列譯碼電路，輸入輸出電路，讀寫時序控制電路和預(yù)充電電路的設(shè)計，在每個單元電路的設(shè)計過程中，詳細討論了該電路的電路功能，電路原理，電路結(jié)構(gòu)，電路參數(shù)，電路圖，以及電路仿真結(jié)果和仿真波形：在所有的電路中，最具創(chuàng)新意義的是新

4、型預(yù)充電電路的設(shè)計，在討論其具體的電路設(shè)計之前，論文首先對方案的可行性進行了討論，通過精確的計算得出了預(yù)充電電源的理論最優(yōu)值，使設(shè)計有了堅實的理論基礎(chǔ)，在隨后的電路設(shè)計中，既考慮了電路的性能，又考慮了電路的成本和穩(wěn)定性，采用了簡單的結(jié)構(gòu)，避免了對運放穩(wěn)定性的補償，新型的預(yù)充電電路顯著的提高了電路速度，減小了電路功耗；在電路設(shè)計完成后，本文還論述了該S R A M 模塊的版圖設(shè)計。4 ．最后，論文對所有的工作進行了總結(jié)，并對S R A M