版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、Wd格式完美整理《數(shù)字電子技術(shù)》研究性學(xué)習(xí)《數(shù)字電子技術(shù)》研究性學(xué)習(xí)用CMOSCMOS傳輸門和傳輸門和CMOSCMOS非門設(shè)計非門設(shè)計邊沿邊沿D觸發(fā)器觸發(fā)器姓名:名:賈嵐婷賈嵐婷學(xué)號:號:1321115313211153班級:級:通信通信13071307指導(dǎo)老師:指導(dǎo)老師:侯建軍侯建軍時間:間:20152015年1212月1日Wd格式完美整理摘要:摘要:本文主要研究了用CMOS傳輸門和CMOS非門設(shè)計邊沿D觸發(fā)器。首先分析CMOS傳輸門
2、和CMOS與非門原理;然后設(shè)計出CMOS傳輸門和CMOS非門設(shè)計邊沿D觸發(fā)器;闡述電路工作原理;寫出特征方程,畫出特征表,激勵表與狀態(tài)圖;計算出激勵信號D的保持時間和時鐘CP的最大頻率;將設(shè)計的D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器和T觸發(fā)器,最后對CMOS構(gòu)成的D觸發(fā)器進行辨證分析。關(guān)鍵詞:CMOS傳輸門;CMOS非門;邊沿D觸發(fā)器;1.1.結(jié)構(gòu)圖以及功能結(jié)構(gòu)圖以及功能1.11.1CMOSCMOS傳輸門傳輸門圖1傳輸門的結(jié)構(gòu)圖原理:所謂傳輸門(TG
3、)就是一種傳輸模擬信號的模擬開關(guān)。CMOS傳輸門由一個P溝道和一個N溝道增強型MOS管并聯(lián)而成,如上圖所示。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為0V到5V。為使襯底與漏源極之間的PN結(jié)任何時刻都不致正偏,故T2的襯底接5V電壓,而T1的襯底接地。傳輸門的工作情況如下:當C端接低電壓0V時T1的柵壓即為0V,vI取0V到5V范圍內(nèi)的任意值時,TN均不導(dǎo)通。同時TP的柵壓為5V,TP亦不導(dǎo)通??梢姡擟端接低電壓時,開關(guān)
4、是斷開的。為使開關(guān)接通,可將C端接高電壓5V。此時T1的柵壓為5V,vI在0V到3V的范圍內(nèi),TN導(dǎo)通。同時T2的棚壓為5V,vI在2V到5V的范圍內(nèi)T2將導(dǎo)通。由上分析可知,當vI<3V時,僅有T1導(dǎo)通,而當vI>3V時,僅有T2導(dǎo)通當vI在2V到3V的范圍內(nèi),T1和T2兩管均導(dǎo)通。進一步分析還可看到,一管導(dǎo)通的程度愈深,另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說,當一管的導(dǎo)通電阻減小,則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運行,可近似
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 邊沿d 觸發(fā)器介紹
- 基本rs觸發(fā)器和d觸發(fā)器
- 動態(tài)CMOS觸發(fā)器及動態(tài)BiCMOS電路設(shè)計.pdf
- 實驗六 rs觸發(fā)器和d觸發(fā)器
- d觸發(fā)器設(shè)計
- 基于CMOS工藝的低功耗脈沖型觸發(fā)器設(shè)計.pdf
- d觸發(fā)器&雙d觸發(fā)器
- 低功耗全邊沿觸發(fā)器設(shè)計研究.pdf
- 基于與非門和d觸發(fā)器的32位加法器的fpga設(shè)計
- 基于與非門和d觸發(fā)器的32位加法器的fpga設(shè)計
- d 觸發(fā)器
- d觸發(fā)器原理-d觸發(fā)器電路圖
- 實驗四 基本rs觸發(fā)器和d觸發(fā)器2
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計.pdf
- d觸發(fā)器的設(shè)計和仿真報告
- d觸發(fā)器 教案
- cmos八輸入與非門
- d觸發(fā)器的應(yīng)用
- 基于閾算術(shù)代數(shù)系統(tǒng)的ECL與電流型CMOS觸發(fā)器設(shè)計.pdf
- d觸發(fā)器的應(yīng)用
評論
0/150
提交評論