電路前沿發(fā)展

1、附件5：課程前沿內(nèi)容教案（1學(xué)時(shí)）主要包括以下內(nèi)容：課程的最前沿內(nèi)容和最新動(dòng)態(tài)，課程中的熱點(diǎn)問(wèn)題和最新思維方法的應(yīng)用情況電路電路前沿發(fā)展前沿發(fā)展自本世紀(jì)初，真空電子管發(fā)明后，至今電子器件至今已經(jīng)歷了五代的發(fā)展過(guò)程。集成電路（IC）的誕生，使電子技術(shù)出現(xiàn)了劃時(shí)代的革命，它是現(xiàn)代電子技術(shù)和計(jì)算機(jī)發(fā)展的基礎(chǔ)，也是微電子技術(shù)發(fā)展的標(biāo)志。集成電路規(guī)模的劃分，目前在國(guó)際上尚無(wú)嚴(yán)格、確切的定義。在發(fā)展過(guò)程中，人們逐漸形成一種似乎比較一致的劃分意見(jiàn)，按

2、芯片上所含邏輯門(mén)電路或晶體管的個(gè)數(shù)作為劃分標(biāo)志。一般人們將單塊芯片上包含100個(gè)元件或10個(gè)邏輯門(mén)以下的集成電路稱為小規(guī)模集成電路；而將元件數(shù)在100個(gè)以上、1000個(gè)以下，或邏輯門(mén)在10個(gè)以上、100個(gè)以下的稱為中規(guī)模集成電路；門(mén)數(shù)有100─100000個(gè)元件的稱大規(guī)模集成電路（LSI），門(mén)數(shù)超過(guò)5000個(gè)，或元件數(shù)高于10萬(wàn)個(gè)的則稱超大規(guī)模集成電路（VLSI）。電路集成化的最初設(shè)想是在晶體管興起不久的1952年，由英國(guó)科學(xué)家達(dá)默提出

3、的。他設(shè)想按照電子線路的要求，將一個(gè)線路所包含的晶體管和二極管，以及其他必要的元件統(tǒng)統(tǒng)集合在一塊半導(dǎo)體晶片上，從而構(gòu)成一塊具有預(yù)定功能的電路。1958年，美國(guó)德克薩斯儀器公司的一位工程師基爾比，按照上述設(shè)想，制成了世界上第一塊集成電路。他使用一根半導(dǎo)體單晶硅制成了相移振蕩器，這個(gè)振蕩器所包含的4個(gè)元器件已不需要用金屬導(dǎo)線相連，硅棒本身既用為電子元器件的材料，又構(gòu)成使它們之間相連的通路。同年，另一家美國(guó)著名的仙童電子公司也宣稱研制成功集成

4、電路。由該公司赫爾尼等人所發(fā)明的一整套制作微型晶體管的新工藝──“平面工藝“被移用到集成電路的制作中，使集成電路很快從實(shí)驗(yàn)室研制試驗(yàn)階段轉(zhuǎn)入工業(yè)生產(chǎn)階段。1959年，德克薩斯儀器公司首先宣布建成世界上第一條集成電路生產(chǎn)線。1962年，世界上出現(xiàn)了第一塊集成電路正式商品。雖然這預(yù)示著第三代電子器件已正式登上電子學(xué)舞臺(tái)。不久，世界范圍內(nèi)掀起了集成電路的研制熱潮。早期的典型硅芯片為1.25毫米見(jiàn)方。60年代初，國(guó)際上出現(xiàn)的集成電路產(chǎn)品，每個(gè)硅

5、片上的元件數(shù)在100個(gè)左右；1967所已達(dá)到1000個(gè)晶體管，這標(biāo)志著大規(guī)模集成階段的開(kāi)端；到1976年，發(fā)展到一個(gè)芯片上可集成1萬(wàn)多個(gè)晶體管；進(jìn)入80年代以來(lái)，一塊硅片上有幾萬(wàn)個(gè)晶體管的大規(guī)模集成電路已經(jīng)很普遍了，并且正在超大規(guī)模集成電路發(fā)展。如今，已出現(xiàn)屬于第五代的產(chǎn)品，在不到50平方毫米的硅芯片上集成的晶體管數(shù)激增到200萬(wàn)只以上。集成電路技術(shù)發(fā)展趨勢(shì)目前以集成電路為核心的電子信息產(chǎn)業(yè)超過(guò)了以汽車(chē)、石油、鋼鐵為代表的傳統(tǒng)工業(yè)成為第

6、一大產(chǎn)業(yè)成為改造和拉動(dòng)傳統(tǒng)產(chǎn)業(yè)邁向數(shù)字時(shí)代的強(qiáng)大引擎和雄厚基石。1999年全球集成電路的銷(xiāo)售額為1250億美元而以集成電路為核心的電子信息產(chǎn)業(yè)的世界貿(mào)易總額約占世界GNP的3%現(xiàn)代經(jīng)濟(jì)發(fā)展的數(shù)據(jù)表明每l~2元的擇。此外作為新一代的光刻技術(shù)X射線和離子投影光刻技術(shù)也在研究之中。(3)測(cè)試。由于系統(tǒng)芯片(SoC)的測(cè)試成本幾乎占芯片成本的一半因此未來(lái)集成電路測(cè)試面臨的最大挑戰(zhàn)是如何降低測(cè)試成本。結(jié)構(gòu)測(cè)試和內(nèi)置自測(cè)試可大大縮短測(cè)試開(kāi)發(fā)時(shí)間和降

7、低測(cè)試費(fèi)用。另一種降低測(cè)試成本的測(cè)試方式是采用基于故障的測(cè)試。在廣泛采用將不同的IP核集成在一起的情況下還需解決時(shí)鐘異步測(cè)試問(wèn)題。另一個(gè)要解決的問(wèn)題是提高模擬電路的測(cè)試速度。(4)封裝。電子產(chǎn)品向便攜式小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展的市場(chǎng)需求對(duì)電路組裝技術(shù)提出了苛刻需求集成電路封裝技術(shù)正在朝以下方向發(fā)展:①裸芯片技術(shù)。主要有COB(ChipOI1Board)技術(shù)和FlipChip(倒裝片)技術(shù)兩種形式。②微組裝技術(shù)。是在高密度多層互連

8、基板上采用微焊接和封裝工藝組裝各種微型化片式元器件和半導(dǎo)體集成電路芯片形成高密度、高速度、高可靠的三維立體機(jī)構(gòu)的高級(jí)微電子組件的技術(shù)其代表產(chǎn)品為多芯片組件(MCM)。③圓片級(jí)封裝。其主要特征是：器件的外引出端和包封體是在已經(jīng)過(guò)前工序的硅圓片上完成然后將這類(lèi)圓片直接切割分離成單個(gè)獨(dú)立器件。④無(wú)焊內(nèi)建層(BumplessBuildUpLayerBBLIL)技術(shù)。該技術(shù)能使CPIJ內(nèi)集成的晶體管數(shù)量達(dá)到10億個(gè)并且在高達(dá)20GHz的主頻下運(yùn)行

9、從而使CPU達(dá)到每秒1億次的運(yùn)算速度。此外BBUL封裝技術(shù)還能在同一封裝中支持多個(gè)處理器因此服務(wù)器的處理器可以在一個(gè)封裝中有2個(gè)內(nèi)核從而比獨(dú)立封裝的雙處理器獲得更高的運(yùn)算速度。此外BBUL封裝技術(shù)還能降低CPIJ的電源消耗進(jìn)而可減少高頻產(chǎn)生的熱量。(5)材料。集成電路的最初材料是鍺而后為硅一些特種集成電路(如光電器件)也采用三五族(如砷化鎵)或二六族元素(如硫化鎘、磷化銦)構(gòu)成的化合物半導(dǎo)體。由于硅在電學(xué)、物理和經(jīng)濟(jì)方面具有不可替代的優(yōu)

10、越性故目前硅仍占據(jù)集成電路材料的主流地位。鑒于在同樣芯片面積的情況下硅圓片直徑越大其經(jīng)濟(jì)性能就越優(yōu)越因此硅單晶材料的直徑經(jīng)歷了1、2、3、5、6、8英寸的歷史進(jìn)程目前國(guó)內(nèi)外加工廠多采用8英寸和12英寸硅片生產(chǎn)16和18英寸(450mm)的硅單晶及其設(shè)備正在開(kāi)發(fā)之中預(yù)計(jì)2016年左右18英寸硅片將投入生產(chǎn)。此外為了適應(yīng)高頻、高速、高帶寬的微波集成電路的需求SoI(SilicononInsulat)材料化合物半導(dǎo)體材料和鍺硅等材料的研發(fā)也有

11、不同程度的進(jìn)展。(6)應(yīng)用。應(yīng)用是集成電路產(chǎn)業(yè)鏈中不可或缺的重要環(huán)節(jié)是集成電路最終進(jìn)入消費(fèi)者手中的必經(jīng)之途。除眾所周知的計(jì)算機(jī)、通信、網(wǎng)絡(luò)、消費(fèi)類(lèi)產(chǎn)品的應(yīng)用外集成電路正在不斷開(kāi)拓新的應(yīng)用領(lǐng)域諸如微機(jī)電系統(tǒng)微光機(jī)電系統(tǒng)生物芯片(如DNA芯片)超導(dǎo)等。這些創(chuàng)新的應(yīng)用領(lǐng)域正在形成新的產(chǎn)業(yè)增長(zhǎng)點(diǎn)。(7)基礎(chǔ)研究?；A(chǔ)研究的主要內(nèi)容是開(kāi)發(fā)新原理器件包括:共振隧穿器件(RTD)、單電子晶體管(SET)、量子電子器件、分子電子器件、自旋電子器件等。技