雷達(dá)回波包絡(luò)延遲模擬技術(shù)綜述

1、文章編號：文章編號：1009811910098119（20062006）0500360305003603一種大動態(tài)范圍高分辨率的脈沖延遲器設(shè)計一種大動態(tài)范圍高分辨率的脈沖延遲器設(shè)計李浩李加琪吳嗣亮(北京理工大學(xué)電子工程系，北京100081)摘要采用數(shù)字方法和模擬方法，設(shè)計一種大動態(tài)范圍、高分辨率的脈沖延遲器，可以實現(xiàn)連續(xù)變化的脈沖延遲控制。該系統(tǒng)已經(jīng)成功應(yīng)用于某型雷達(dá)回波模擬器中，也適合于其它需要對輸入脈沖延遲的場合，具有廣泛的實用性和

2、適用性。關(guān)鍵詞關(guān)鍵詞雷達(dá)模擬器，距離延遲，脈沖延遲ALargeLargeDynamicDynamicRangeRangeHighHighResolutionResolutionPulsePulseDelayDelayCircuitCircuitDesignDesignLiHaoLiJiaqiWuSiliang(Dept.ofElectronicEngineeringBeijingInstituteofTechnologyBeijing1

3、00081)AbstractAbstractInthispaperapulsedelaylinewithlargedynamicrangehighresolutionispresent.Notonlycanitbeusedtocontrolthedelayoftheradarsignalenvelopinradarsimulatbutalsoitcanbeusedinothersituationthatneedtocontrolthed

4、elayofthepulse.KeywdsKeywdsRadarsimulat，Distancedelay，Pulsedelay1引言雷達(dá)回波模擬器中，常常采用對雷達(dá)信號包絡(luò)進行延遲的方法，實現(xiàn)距離延遲特性的模擬。脈沖延遲的方法可分為數(shù)字方法和模擬方法。數(shù)字方法采用計數(shù)器或存儲器實現(xiàn)延遲控制，其缺點是無法滿足高分辨率的要求；模擬方法采用專用的脈沖延遲器件實現(xiàn)延遲控制，其缺點是無法兼顧動態(tài)范圍和分辨率的要求。本文提出的技術(shù)，綜合采用了數(shù)字

5、方法和模擬方法，可以實現(xiàn)大動態(tài)范圍和高精度的脈沖延遲控制，并滿足延遲值連續(xù)變化的要求。2脈沖延遲的基本方法脈沖延遲的基本方法脈沖延遲的基本方法主要分為計數(shù)器法、存儲器法和數(shù)控延遲線法，以下分別對這些方法進行詳細(xì)分析。（1）計數(shù)器法計數(shù)器法原理計數(shù)器法的核心是設(shè)計一個計數(shù)器，該計數(shù)器在輸入脈沖上升沿到達(dá)時清零，并開始計數(shù)，當(dāng)計數(shù)時間等于延遲時間時，輸出一個時鐘周期寬度的正脈沖后，停止計數(shù)，直到被下一個輸入脈沖上升沿清零。當(dāng)延遲時間大于脈沖

6、重復(fù)周期PRT時，需要采用多個計數(shù)器聯(lián)合計數(shù)。此時根據(jù)計數(shù)器之間的關(guān)系又可以分?為并聯(lián)和級聯(lián)兩種方法，其中并聯(lián)方法便于控制，因此本文只介紹并聯(lián)方法。一般來說，所需計數(shù)器的個數(shù)N和最大延遲時間，脈沖重復(fù)周期PRT之間應(yīng)該滿足max?以實現(xiàn)兩路FIFO無縫連接，完成輸入脈沖的延遲控制。性能相對于計數(shù)器法，存儲器法突出的優(yōu)點是只需增大存儲器容量，便可以實現(xiàn)大動態(tài)范圍的延遲模擬。當(dāng)然，付出的代價是需要占用一定的存儲器資源。計算表明，這個代價是可

7、以接受的。例如，需要進行最大距離50千米（對應(yīng)延遲時間333），分辨率1.5米（對應(yīng)延遲時間10ns）的距離延遲模擬時，可以計算出s?所需存儲器容量不到70kbit，目前很多FPGA提供的內(nèi)部存儲器完全可以滿足其容量要求。存儲器法的不足之處是分辨率仍然受限于時鐘頻率，不適合要求高分辨率的場合。（３）（３）數(shù)控延遲線法數(shù)控延遲線法原理采用數(shù)控延遲線，可以精確的實現(xiàn)脈沖延遲。以AnalogDevice公司的AD9501為例，其內(nèi)部結(jié)構(gòu)示意圖

8、如圖3所示，主要由觸發(fā)模塊、斜波發(fā)生器、數(shù)模轉(zhuǎn)換器（DAC）和比較器組成。正常情況下，比較器輸出低電平。當(dāng)輸入脈沖上升沿到達(dá)時，觸發(fā)斜波發(fā)生器開始工作，當(dāng)其輸出電壓低于DAC的輸出電壓時，比較器輸出翻轉(zhuǎn)為高電平，直到斜波發(fā)生器被復(fù)位，比較器輸出才恢復(fù)低電平。由此可見，通過數(shù)控輸入，改變DAC的輸出電壓，就可以控制輸出脈沖和輸入脈沖的相位關(guān)系，從而達(dá)到精確延遲的目的。通過復(fù)位信號，則可以控制輸出脈沖的寬度，這也是本文第四部分實現(xiàn)精確脈寬調(diào)

9、整的原理。單片AD9501延遲的最大值可由片外電阻、電容進行設(shè)置，可在2.5ns～10內(nèi)選擇。實際延遲量max?s?則可通過8比特的數(shù)控輸入x進行控制，有AD9501?（2）89501max2ADx????其分辨率為。因此如果使比較小，則可以達(dá)到很高的延遲分辨率（最高達(dá)10ps）。8max2?max?￠DAC圖3AD9501內(nèi)部結(jié)構(gòu)示意圖性能數(shù)控延遲線法的優(yōu)點是可以達(dá)到很高分辨率，缺點是分辨率和動態(tài)范圍無法兼顧。如果要求很高的分辨率，就