《eda應用技術a》課程教學大綱

1、《EDA應用技術A》課程教學大綱大綱執(zhí)筆人：肖鴻大綱審核人：王創(chuàng)新課程編號：0809000445英文名稱：EDAApplicationsTechnology學分：3總學時：48。其中，講授40學時，實驗8學時。適用專業(yè):電子信息工程專業(yè)三年級或四年級本科學生。先修課程：數(shù)字電子技術、微機原理及接口技術。一、課程性質(zhì)與教學目的EDA應用技術是電子類專業(yè)的一門是重要的專業(yè)技術基礎課程、必修課。通過本課程的學習，使同學們能夠初步掌握大規(guī)模邏輯

2、電路CPLD和FPGA的原理和應用，并能利用VHDL語言開發(fā)簡單的實用電路。學完本課后，應使學生掌握CPLD和FPGA的基本結構、各部分工作原理，CycloneII系列器件的功能、特點、IO端口配置、邊界掃描、器件編程及在線調(diào)試技術，基本掌握開發(fā)軟件QuartusII的使用方法，介紹與設計有關的外圍器件，掌握硬件描述語言VHDL的語法特點、結構和編程方法。二、基本要求通過本課程的學習，掌握CPLD和FPGA的基本結構、各部分工作原理，C

3、ycloneII系列器件的功能、特點、IO端口配置、邊界掃描、器件編程及在線調(diào)試技術，基本掌握開發(fā)軟件QuartusII的使用方法，介紹與設計有關的外圍器件，掌握硬件描述語言VHDL的語法特點、結構和編程方法。三、重點與難點本課程重點是：現(xiàn)代數(shù)字系統(tǒng)的設計方法與過程；PLD的分類，PLD的基本結構和工作原理；現(xiàn)場可編程邏輯門陣列（FPGA）基本結構；CycloneII系列FPGA主要技術特性，CPLD與FPGA的區(qū)別，JTAG邊界掃描測

4、試的原理；QuartusIICPLD軟件開發(fā)系統(tǒng)的基本操作，QuartusII的設計、應用過程，邏輯設計的輸入方法，設計項目的編譯，設計項目的仿真，設計項目的下載。VHDL語言的順序語句，并行語句，狀態(tài)機，類屬，網(wǎng)絡表，過程和子程序；EDA與傳統(tǒng)數(shù)字電路以及單片機的設計思路的區(qū)別等。本課程難點是：現(xiàn)代數(shù)字系統(tǒng)的設計方法與過程；PLD的基本結構和工作原理；現(xiàn)場可編程邏輯門陣列（FPGA）基本結構；CPLD與FPGA的區(qū)別，JTAG邊界掃描

5、測試的原理；31位二進制全加器的VHDL描述4計數(shù)器設計5一般加法計數(shù)器設計1基本設計流程2引腳設置和下載3嵌入式邏輯分析儀使用方法5QuartusII應用向?qū)в孟驅(qū)?原理圖輸入設計方法41數(shù)據(jù)對象2雙向和三態(tài)電路信號賦值例解3IF語句概述4進程語句歸納5并行語句例解6VHDL設計設計進階進階6仿真延時41宏功能模塊概述2宏模塊應用實例3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用4編輯SignalTapII的觸發(fā)信號5其它存儲器模塊的定制與應用6流

6、水線乘法累加器的混合輸入設計7LPM嵌入式鎖相環(huán)調(diào)用8IP核NCO數(shù)控振蕩器使用方法7宏功能模塊宏功能模塊與IP應用應用98051單片機IP核應用41一般有限狀態(tài)機設計2Moe型有限狀態(tài)機設3Mealy型有限狀態(tài)機設計4狀態(tài)編碼8狀態(tài)機設計狀態(tài)機設計5非法狀態(tài)處理41實體2結構體3子程序4VHDL庫5程序包6配置7VHDL文字規(guī)則8數(shù)據(jù)類型9VHDL結構與要素與要素9操作符21順序語句2并行語句10VHDL基本基本語句3屬性描述與定義語