《數(shù)字邏輯電路(a)》復(fù)習(xí)題第六章時(shí)序電路

1、時(shí)序邏輯電路一、選擇題1同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是。A.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。3下列邏輯電路中為時(shí)序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器4.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為的計(jì)數(shù)器。A.NB.2NC.N2D.2N5.N個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。A.N1B.NC.N1D.2N67同步時(shí)序電路和異步時(shí)序電路比較，其差異在

2、于后者。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)8一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A.3B.4C.5D.109.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用個(gè)觸發(fā)器。A.2B.3C.4D.8108位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.8二、判斷題（正確打√，錯(cuò)誤的打）1同步時(shí)序電路由組

3、合電路和存儲(chǔ)器兩部分組成。（√）2組合電路不含有記憶功能的器件。（√）3時(shí)序電路不含有記憶功能的器件。（）4同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（√）5異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（）6環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，相臨狀態(tài)僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）7環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（√）8計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（）10D觸發(fā)器的特征方程Qn1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時(shí)