時(shí)序邏輯電路介紹

1、時(shí)序邏輯電路介紹時(shí)序邏輯電路介紹220什么是時(shí)序邏輯電路答：在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來狀態(tài)有關(guān)者都叫時(shí)序邏輯電路。時(shí)序邏輯電路結(jié)構(gòu)示意圖如圖241所示。時(shí)序邏輯電路的狀態(tài)是靠具有存儲(chǔ)功能的觸發(fā)器所組成的存儲(chǔ)電路來記憶和表征的。221時(shí)序邏輯電路分為哪兩大類答：時(shí)序邏輯電路可分為同步時(shí)序電路和異步時(shí)序電路兩大類。在同步時(shí)序邏輯電路中，存儲(chǔ)電路內(nèi)所有觸發(fā)器的時(shí)鐘輸入端都接于同一個(gè)時(shí)鐘脈沖源，

2、因而，所有觸發(fā)器的狀態(tài)(即時(shí)序邏輯電路的狀態(tài))的變化都與所加的時(shí)鐘脈沖信號(hào)同步。在異步時(shí)序邏輯電路中，沒有統(tǒng)一的時(shí)鐘脈沖，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，只有這些觸發(fā)器的狀態(tài)變化才與時(shí)鐘脈沖同步，而其他觸發(fā)器狀態(tài)的變化并不與時(shí)鐘脈沖同步。222基本RS觸發(fā)器的組成及工作原理是怎樣的答：兩個(gè)與非門電路或兩個(gè)或非門電路可以組成基本RS觸發(fā)器，與非門基本RS觸發(fā)器如圖242所示。它以1或0的形式儲(chǔ)存數(shù)據(jù)。RS觸發(fā)器有兩個(gè)輸入端，分別稱

3、為R端和S端，和兩個(gè)互補(bǔ)輸出端，Q和Q。當(dāng)在與非門RS觸發(fā)器的輸入饋入負(fù)脈沖時(shí)它就改變狀態(tài)。通常兩個(gè)輸入相異或都是1，不能同時(shí)為0。在s端加上零脈沖會(huì)導(dǎo)致輸出端Q變?yōu)楦唠娖?，同時(shí)Q會(huì)變?yōu)榈碗娖?，觸發(fā)器置位，在輸出存儲(chǔ)一個(gè)1。在R端上加上零脈沖，會(huì)導(dǎo)致輸出端Q變?yōu)榈碗娖角易兂筛唠娖剑@時(shí)觸發(fā)器復(fù)位，在輸出存儲(chǔ)一個(gè)0。答：主從RS觸發(fā)器由兩個(gè)受時(shí)鐘脈沖控制的主觸發(fā)器和從觸發(fā)器組成。它們受互補(bǔ)時(shí)鐘脈沖的控制，如圖244所示。當(dāng)時(shí)鐘脈沖為高電平

4、時(shí)從觸發(fā)器封鎖，主觸發(fā)器打開，R端和S端的狀態(tài)決定主觸發(fā)器的狀態(tài)。在時(shí)鐘脈沖為低電平時(shí)主觸發(fā)器封鎖，從觸發(fā)器打開，主觸發(fā)器的狀態(tài)決定從觸發(fā)器的狀態(tài)，從觸發(fā)器的狀態(tài)為輸出狀態(tài)。觸發(fā)翻轉(zhuǎn)只在時(shí)鐘脈沖的低電平進(jìn)行。由于采用主從電路結(jié)構(gòu)，觸發(fā)器狀態(tài)改變是在時(shí)鐘脈沖的下降沿，故不會(huì)出現(xiàn)空翻現(xiàn)象。225什么是主從JK觸發(fā)器答：一種常見的主從JK觸發(fā)器邏輯電路見圖245，它由輸出Q和Q被交叉耦合到主觸發(fā)器的RS主從觸發(fā)器構(gòu)成，相應(yīng)的輸入端為J、K。這