背景介紹——量子通信對(duì)于隨機(jī)數(shù)的應(yīng)用要求-indico

1、量子通信中高速并行 真隨機(jī)數(shù)發(fā)生器設(shè)計(jì),核探測(cè)與核電子學(xué)國(guó)家重點(diǎn)實(shí)驗(yàn)室中國(guó)科學(xué)技術(shù)大學(xué)近代物理系報(bào)告人：王鑫喆,內(nèi)容摘要,◎背景介紹◎設(shè)計(jì)原理◎設(shè)計(jì)方案◎仿真與流片◎總結(jié)與展望,背景介紹——隨機(jī)數(shù)的應(yīng)用,隨機(jī)數(shù)廣泛應(yīng)用于信息安全、模擬分析、博彩娛樂(lè)等領(lǐng)域隨機(jī)數(shù)分類：◎偽隨機(jī)數(shù)：通過(guò)一定的算法計(jì)算得到，只在一定周期內(nèi)具有隨機(jī)性◎真隨機(jī)數(shù)：通過(guò)隨機(jī)的物理過(guò)程得到，具有不確定性和不可預(yù)測(cè)性通常情

2、況下，偽隨機(jī)數(shù)即能滿足大多數(shù)應(yīng)用需求，但在量子通信中為了保證通信的安全性，需要使用大量真隨機(jī)數(shù)序列,背景介紹——量子通信對(duì)于隨機(jī)數(shù)的應(yīng)用需求,量子通信中量子密鑰分發(fā)（QKD)系統(tǒng)采用BB84協(xié)議由于受通信協(xié)議和收發(fā)硬件條件限制，需要高數(shù)據(jù)率的真隨機(jī)數(shù)發(fā)生器保證成碼率，同時(shí)要求發(fā)生器體積足夠小以保證系統(tǒng)集成度。,背景介紹——量子通信對(duì)于隨機(jī)數(shù)的應(yīng)用要求,商用TRNG芯片現(xiàn)狀：ID Quantique公司QUANTIS芯片：

3、4Mbps北京宏思電子WNG-5系列芯片：2Mbps商用芯片無(wú)法滿足QKD系統(tǒng)百兆量級(jí)的數(shù)據(jù)率要求設(shè)計(jì)目標(biāo)：利用專用集成電路技術(shù)設(shè)計(jì)一款高數(shù)據(jù)率（200Mbps以上）、高集成度的真隨機(jī)數(shù)發(fā)生器芯片,設(shè)計(jì)原理,常見(jiàn)的真隨機(jī)數(shù)發(fā)生器原理有：噪聲放大、亞穩(wěn)態(tài)、混沌電路、數(shù)字電路中的時(shí)鐘抖動(dòng)等基于高數(shù)據(jù)率和結(jié)構(gòu)簡(jiǎn)單的需求，我們選擇數(shù)字電路中的時(shí)鐘抖動(dòng)作為物理熵源，即：使用低頻時(shí)鐘對(duì)高頻時(shí)鐘進(jìn)行采樣。,設(shè)計(jì)原理——熵源電路的改進(jìn),熵

4、源電路原始方案： 熵源電路改進(jìn)方案：綜合考慮性能要求和芯片面積，確定單路真隨機(jī)數(shù)輸出的熵源由256路振蕩環(huán)組成，經(jīng)dff+xor網(wǎng)絡(luò)得到隨機(jī)數(shù)原始數(shù)據(jù),設(shè)計(jì)方案,10路并行真隨機(jī)數(shù)通道，每路256路振蕩環(huán)作為熵源，可通過(guò)4線SPI配置使能控制起振振蕩環(huán)數(shù)目，輸出接后處理電路，加入bypass功能，允許輸出原始數(shù)據(jù)。,,設(shè)計(jì)方案——后處理結(jié)構(gòu),在各路輸出后面加入不同的后處理結(jié)構(gòu)，比較各種后處理結(jié)

5、構(gòu)的性能，為未來(lái)的流片提供參考。同時(shí)加入bypass功能，允許直接輸出原始數(shù)據(jù)。后處理方案1：LFSR結(jié)構(gòu),,設(shè)計(jì)方案——后處理結(jié)構(gòu),方案2：自反饋+PRBS結(jié)構(gòu)方案3：雙PRBS stop&go結(jié)構(gòu),,,仿真與流片,真隨機(jī)數(shù)發(fā)生器芯片TRNG2014根據(jù)IO模式可分為T(mén)RNG2014CML和TRNG2014LVDS兩個(gè)版本，layout版圖如下圖所示由于設(shè)計(jì)中大量自由振蕩的振蕩環(huán)帶來(lái)巨大的計(jì)算量，

6、無(wú)法對(duì)整體設(shè)計(jì)進(jìn)行長(zhǎng)程的后仿真。而是對(duì)芯片的各部分分模塊進(jìn)行了200MHz采樣時(shí)鐘條件下的后仿真，結(jié)果均符合設(shè)計(jì)預(yù)期。,仿真與流片,TRNG2014芯片流片工藝采用SMIC公司130nm工藝MPW流片，封裝分為QFN48和PCB bonding兩種方案，下圖依次是芯片裸片顯微照片和封裝效果圖,總結(jié)與展望,◎本次流片測(cè)試最高數(shù)據(jù)率可達(dá)850Mbps，進(jìn)一步的性能測(cè)試還在進(jìn)行中；◎本次流片基本驗(yàn)證了設(shè)計(jì)方案的可行性，將根據(jù)最終的測(cè)試結(jié)果對(duì)