集成電路工藝課程設(shè)計(jì)報(bào)告-- d觸發(fā)器工藝設(shè)計(jì)

1、<p>　　《集成電路工藝基礎(chǔ)》</p><p><b>　　課程設(shè)計(jì)報(bào)告</b></p><p>　　課題： D觸發(fā)器工藝設(shè)計(jì)</p><p>　　學(xué)院： 電子與通信工程學(xué)院</p><p>　　班級(jí)： 11微電子1班</p><p>　　

2、組員：</p><p>　　學(xué) 號(hào)：</p><p>　　指導(dǎo)老師：</p><p>　　2013年6月 24日 </p><p><b>　　目錄</b></p><p><b>　　緒論1</b></p>&

3、lt;p>　　第一章 N阱硅柵CMOS電路2</p><p>　　1.1N阱硅柵CMOS電路2</p><p>　　第二章 D觸發(fā)器原理圖設(shè)計(jì)3</p><p>　　2.1D觸發(fā)器原理圖設(shè)計(jì)3</p><p>　　2.1.1邏輯電路圖3</p><p>　　2.2.2工作原理3</p&

4、gt;<p>　　第三章 D觸發(fā)器版圖設(shè)計(jì)5</p><p>　　3.1版圖設(shè)計(jì)規(guī)則5</p><p>　　3.2D觸發(fā)器版圖設(shè)計(jì)6</p><p>　　第四章 工藝流程7</p><p>　　4.1N阱CMOS工藝流程7</p><p>　　第五章 制備掩膜版13</p&g

5、t;<p>　　5.1集成電路對(duì)掩膜版的要求13</p><p>　　5.2掩膜版版圖13</p><p><b>　　總結(jié)18</b></p><p><b>　　參考文獻(xiàn)18</b></p><p><b>　　緒論</b></p>

6、<p>　　當(dāng)前，我國(guó)集成電路行業(yè)正處于發(fā)展的黃金時(shí)期，集成電路的設(shè)計(jì)、制造和封裝測(cè)試都面臨極大的發(fā)展機(jī)遇。以后，集成電路器件的特征尺寸將從目前的深亞微米進(jìn)入納米量級(jí)，并且有可能將一個(gè)子系統(tǒng)乃至整個(gè)系統(tǒng)集成在一個(gè)芯片上。</p><p>　　今天，版圖設(shè)計(jì)是在一個(gè)不斷變化的環(huán)境中進(jìn)行的。軟件工具和設(shè)計(jì)方法，計(jì)算機(jī)平臺(tái)，工具廠商、客戶，正在實(shí)現(xiàn)的應(yīng)用，以及我們所面對(duì)的市場(chǎng)壓力，所有這一切都在逐年變化著。所

7、有這一切變化已使該行業(yè)成為一個(gè)另人感興趣的行業(yè)，但不應(yīng)該忘記的是，在制作優(yōu)質(zhì)版圖后面的基本概念是基于物理特性和電學(xué)特性的，這是永遠(yuǎn)不會(huì)改變的。</p><p>　　通過(guò)集成電路版圖設(shè)計(jì)，按照版圖設(shè)計(jì)的圖形加工成光刻掩膜，可以將立體的電路系統(tǒng)轉(zhuǎn)變?yōu)槠矫鎴D形，再經(jīng)過(guò)工藝制造還原成為硅片上的立體結(jié)構(gòu)。</p><p>　　第一章 N阱硅柵CMOS電路</p><p>

8、　　1.1N阱硅柵CMOS電路</p><p>　　CMOS工藝是在NMOS和PMOS工藝基礎(chǔ)上發(fā)展起來(lái)的。COMS中的C表示“互補(bǔ)”，即將NMOS器件和PMOS器件同時(shí)制作在同一硅襯底上，制作CMOS集成電路。CMOS集成電路具有功耗低、速度快、抗干擾能力強(qiáng)、集成度高等眾多優(yōu)點(diǎn)。CMOS工藝目前已經(jīng)成為當(dāng)前大規(guī)模集成電路的主流技術(shù)，絕大部分集成電路都是用CMOS工藝制造的。</p><p&

9、gt;　　CMOS電路中既包含NMOS晶體管也包含PMOS晶體管，NMOS晶體管是做在P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的,要將兩種晶體管做在同一個(gè)硅襯底上，就需要在硅襯底上制作一塊反型區(qū)域，該區(qū)域被稱為“阱”。根據(jù)阱的不同，CMOS工藝分為P阱CMOS工藝、N阱CMOS工藝以及雙阱CMOS工藝。其中N阱CMOS工藝由于工藝簡(jiǎn)單、電路性能較P阱CMOS工藝更優(yōu)，從而獲得廣泛的應(yīng)用。</p><p>

10、;　　第二章 D觸發(fā)器原理圖設(shè)計(jì)</p><p>　　2.1D觸發(fā)器原理圖設(shè)計(jì)</p><p>　　主從D觸發(fā)器工作原理及邏輯電路圖如圖2.2.1所示。</p><p>　　2.1.1邏輯電路圖</p><p>　　本設(shè)計(jì)D觸發(fā)器是由4個(gè)傳輸門(mén)和5個(gè)非門(mén)組成的，如圖2.2.1所示。</p><p>　　圖2.2.1

11、 D觸發(fā)器邏輯電路圖</p><p><b>　　2.2.2工作原理</b></p><p>　　此D觸發(fā)器工作時(shí)分兩種工作作態(tài)：</p><p>　?。ǎ保┊?dāng)時(shí)鐘信號(hào)CLK＝０時(shí)，TG1導(dǎo)通，TG2截止，輸入信號(hào)D送入主觸發(fā)器。例如，D為1時(shí)，經(jīng)TG1傳到G1的輸入端，使Q′=0，Q′=1。同時(shí)，TG3截止，TG4導(dǎo)通，顯然G3的輸入端和G4

12、的輸出端經(jīng)TG4連通，使觸發(fā)器維持在原來(lái)的狀態(tài)不變。</p><p>　?。ǎ玻┊?dāng)CLK由０跳變到１后，TG1截止，TG2導(dǎo)通，由此切斷了D端與主觸發(fā)器的聯(lián)系，且同時(shí)TG2將G1的輸入端和G2的輸出端連通，使主觸發(fā)器維持原態(tài)不變。從觸發(fā)器的情況是，TG3導(dǎo)通，TG4截止，主觸發(fā)器的狀態(tài)送入從觸發(fā)器。Q′=0經(jīng)TG3傳給G3的輸入，于是Q=0，Q=1。</p><p>　　如上所述，圖2.

13、2.1所示觸發(fā)器是在CLK的上升沿觸發(fā)翻轉(zhuǎn)。如果把所有傳輸門(mén)上的控制信號(hào)CLK和 對(duì)換，那么就改成下降沿觸發(fā)。而觸發(fā)器的狀態(tài)僅取決于CLK信號(hào)上升沿到達(dá)前瞬間的Ｄ信號(hào)。</p><p>　　如果以Ｑｎ＋１表示CLK信號(hào)下降沿到達(dá)后觸發(fā)器的狀態(tài)，則Ｄ觸發(fā)器的特性可以用下式來(lái)表達(dá)：Ｑｎ＋１＝Ｄ，稱為Ｄ觸發(fā)器的特性方程。它反映了觸發(fā)器在時(shí)鐘信號(hào)作用后的狀態(tài)與此前輸入信號(hào)Ｄ的關(guān)系。</p><

14、p>　　第三章 D觸發(fā)器版圖設(shè)計(jì)</p><p>　　它是根據(jù)電子電路的性能要求和制造工藝的水平，按照一定的規(guī)則，將電子線路圖設(shè)計(jì)成光刻掩膜版圖，這些掩模版圖包括制造集成電路所用的阱、有源區(qū)、多晶硅、P+注入、N+注入、接觸孔、通孔、多層金屬連線等工序的幾何圖形。對(duì)于某一種集成電路后電路來(lái)說(shuō)，它的版圖是一組復(fù)合圖，即由上述各個(gè)工序的圖形疊加而成。這些圖形的大小和形狀是不同的，在同一層圖形中對(duì)于圖形的大小和

15、圖形的間距有嚴(yán)格要求；在不同的圖形層之間，對(duì)于圖形的相對(duì)位置及對(duì)準(zhǔn)也有嚴(yán)格的要求，這些要求由一種稱為版圖設(shè)計(jì)規(guī)則的文件進(jìn)行規(guī)定。</p><p>　　3.1版圖設(shè)計(jì)規(guī)則</p><p>　　集成電路版圖設(shè)計(jì)規(guī)則一般都包含以下4種規(guī)則</p><p><b>　?。?）最小寬度</b></p><p>　　版圖設(shè)計(jì)時(shí)，幾

16、何圖形的寬度和長(zhǎng)度必須大于或等于設(shè)計(jì)規(guī)則中最小寬度的數(shù)值。例如，若金屬連線的寬度太窄，由于制造偏差的影響，可能導(dǎo)致金屬斷線，或者在局部過(guò)窄處形成大的電阻。</p><p><b>　?。?）最小間距</b></p><p>　　在同一層掩膜上，圖形之間的間隔必須大于或等于最小間距。例如如果兩條多晶硅連線間的間隔太小，就可能造成短路；在某些情況下，不同層的掩膜圖形間隔也

17、不能小雨最小間距，例如多晶硅與有源區(qū)之間要保持最小間距，避免發(fā)生重疊。</p><p><b>　?。?）最小包圍</b></p><p>　　N阱，N+和P+離子注入?yún)^(qū)在包圍有源區(qū)時(shí)，都應(yīng)該有足夠的的余量，以確保即使出現(xiàn)光刻套準(zhǔn)偏差時(shí)，器件有源區(qū)始終在N阱，N+和P+離子注入?yún)^(qū)內(nèi)。另外，為了保證接觸孔位于多晶硅（或有源區(qū)）內(nèi)，應(yīng)使用多晶硅，有源區(qū)和金屬對(duì)接觸空四周都

18、要保持一定的覆蓋。</p><p><b>　?。?）最小延伸</b></p><p>　　某些圖形重疊于其他圖形之上時(shí)，不能僅僅到達(dá)邊緣為止，還應(yīng)該延伸到邊緣之外一個(gè)最小長(zhǎng)度。例如，多晶硅柵極必須延伸到有源區(qū)之外一定長(zhǎng)度，以確保MOS管有源區(qū)邊緣能正常工作，避免源極和漏極在邊緣短路。集成電路版圖設(shè)計(jì)規(guī)則的作用是保證電路性能，易于在工藝中實(shí)現(xiàn)，并能取得較高的成品率。版

19、圖設(shè)計(jì)規(guī)則通常包括兩個(gè)主要方面：①規(guī)定圖形和圖形間距的最小容許尺寸；②規(guī)定各分版間的最大允許套刻偏差。集成電路制作中各類集成元件、器件及其間的隔離與互連等是在一套掩模版的控制下形成的。一套掩模版通常包括 4～10塊分版。每一塊分版是一組門(mén)設(shè)計(jì)的圖形的集合，整套版中的各分版相互都要能精密地配合和對(duì)整套掩模版圖形(簡(jiǎn)稱版圖)的設(shè)計(jì)，是把電路的元件、器件和互連線圖形化，用它來(lái)控制制備工藝，使集成電路獲得預(yù)期的性能、功能和效果。例如，增強(qiáng)型負(fù)載

20、硅柵N溝道MOS型集成電路需要4塊分版,分別用以確定有源區(qū)、多晶硅、接觸孔和鋁連線。</p><p>　　本設(shè)計(jì)所采用的設(shè)計(jì)規(guī)則是Tanner Research 公司的2um硅柵設(shè)計(jì)規(guī)則，典型值如表4.1所示： </p><p>　　表3.1 典型設(shè)計(jì)規(guī)則</p><p>　　3.2D觸發(fā)器版圖設(shè)計(jì)</p><p>　　D觸發(fā)器的版圖采用2

21、行結(jié)構(gòu)，構(gòu)成D觸發(fā)器的單元有反相器和傳輸門(mén)，如圖3.2所示。</p><p>　　3.2 D觸發(fā)器版圖設(shè)計(jì)(總面積125*69.5μm²)</p><p>　　設(shè)計(jì)構(gòu)想如圖3.3所示：左半部分用2個(gè)傳輸門(mén)共用一個(gè)輸出端，并G1和G2的源端共用一個(gè)電源和地，右半部分與做半部分同理擺放，這樣一來(lái)既可減少走線的難度又可減小版圖面積，一舉兩得。</p><p>　

22、　圖3.3 D觸發(fā)器版圖布局</p><p><b>　　第四章 工藝流程</b></p><p>　　4.1N阱CMOS工藝流程</p><p>　　原始材料是直徑為75～150毫米摻P型雜質(zhì)的硅單晶棒，電阻率ρ=10歐·厘米左右。其工藝流程是：先經(jīng)過(guò)切片、研磨和拋光等工藝（是硅片制備工藝)制備成厚度約300～500微米的圓形硅

23、片作為襯底，然后進(jìn)行外延生長(zhǎng)、氧化、光刻、擴(kuò)散、蒸發(fā)、壓焊和多次硅片清洗，最后進(jìn)行表面鈍化和成品封裝。</p><p>　　第五章 制備掩膜版</p><p>　　在硅平面器件及集成電路生產(chǎn)過(guò)程中，都是采用光刻工藝在SiO2、Si3N4、多晶層、外延層、金屬膜上刻蝕出選擇性窗口和布線，以獲得硅平面器件及集成電路的功能產(chǎn)品。每次光刻都必須有一塊掩膜版，一塊集成電路需要六七次以上以至十多次的

24、光刻，每次光刻之間都要嚴(yán)格套準(zhǔn)，微小的差異都會(huì)影響產(chǎn)品的合格率。隨著集成電路向微型化發(fā)展，對(duì)光刻的要求更高，也就是說(shuō)對(duì)制版的要求更高了。想要獲得高性能、高可靠性的集成電路產(chǎn)品，沒(méi)有一套高質(zhì)量、高精度的掩膜版是絕對(duì)不可能的。</p><p>　　5.1集成電路對(duì)掩膜版的要求</p><p>　　版面圖形設(shè)計(jì)合理，尺寸要準(zhǔn)確;</p><p>　　圖形邊緣要光潔，陡直

25、和無(wú)毛刺;</p><p><b>　　圖形對(duì)比度合適;</b></p><p>　　圖形內(nèi)無(wú)針孔、小島等缺陷;</p><p>　　低版要耐用、平整、價(jià)廉;</p><p>　　整套版子要互套精確;</p><p>　　圖形區(qū)內(nèi)有掩蔽作用，圖形外完全透過(guò)紫外光。</p><p

26、><b>　　5.2掩膜版版圖</b></p><p>　　此次項(xiàng)目中所用掩膜版數(shù)為十，如圖L1-L10所示：</p><p><b>　　L1版，多晶硅版</b></p><p>　　L2版，金屬1反刻版</p><p><b>　　L3版，有源區(qū)版</b></

27、p><p>　　L4版，N型注入?yún)^(qū)版</p><p>　　L5版，P型注入?yún)^(qū)版</p><p>　　L6版，多晶硅接觸孔版</p><p>　　L7版，金屬2反刻版</p><p><b>　　L8版，擴(kuò)磷版</b></p><p>　　L9版，金屬接觸孔版</p>

28、<p>　　L10版，有源區(qū)接觸孔版</p><p>　　*總版圖圖形:X軸長(zhǎng)度125μm，Y軸長(zhǎng)度69.5μm，圖形有效面積為8687.5μm²</p><p>　　*L1、L3、L4、L5、L6、L7、L8、L9、L10版，有色區(qū)域?yàn)楣饪贪娴牟煌腹鈪^(qū)。</p><p>　　*L2、L7版，為金屬反刻版，圖形有色區(qū)域?yàn)楣饪贪娴耐腹鈪^(qū)。<

29、;/p><p><b>　　總結(jié)</b></p><p>　　通過(guò)本次設(shè)計(jì)，我們?cè)俅螐?fù)習(xí)了以前來(lái)所學(xué)的知識(shí)，把版圖設(shè)計(jì)與設(shè)計(jì)工藝相結(jié)合，對(duì)D觸發(fā)器及集成電路工藝的制作有了一個(gè)比較完整的認(rèn)識(shí)和了解，并系統(tǒng)的掌握了制作的過(guò)程和方法。在設(shè)計(jì)的過(guò)程當(dāng)中，每一個(gè)制作的環(huán)節(jié)都相當(dāng)重要，否則將會(huì)直接影響產(chǎn)品質(zhì)量，要求我們耐心細(xì)致，要有責(zé)任心，這對(duì)于未來(lái)在崗位上工作是很有益處的。<

30、/p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1]廖裕評(píng)，陸瑞強(qiáng).Tanner Pro集成電路版圖設(shè)計(jì)與布局實(shí)戰(zhàn)指導(dǎo)</p><p>　　科學(xué)出版社，2012。</p><p>　　[2]劉守義，鐘蘇主編數(shù)字電路技術(shù)基礎(chǔ) 清華大學(xué)出版社，2012。</p><