微弱信號檢測課程設計---ldo低輸出噪聲的分析與優(yōu)化設計

1、<p>　　LDO低輸出噪聲的分析與優(yōu)化設計</p><p>　　1 LDO的典型結構</p><p>　　LDO的典型結構如下圖所示,虛線框內為LDO芯片內部電路,它是一個閉環(huán)系統(tǒng),由誤差放大器(Error amplifier)、調整管(Pass device)、反饋電阻網(wǎng)絡(Feedback resistor network)組成,其閉環(huán)增益是:</p>&l

2、t;p><b>　　(1)</b></p><p>　　此外,帶隙基準電壓源( Bandgap reference)為誤差放大器提供參考電壓。</p><p>　　LDO的工作原理是：反饋電阻網(wǎng)絡對輸出電壓進行分壓后得到反饋電壓,該電壓輸入到誤差放大器的同相輸入端。誤差放大器放大參考電壓和反饋電壓之間的差值, 其輸出直接驅動調整管,通過控制調整管的導通狀態(tài)來得到

3、穩(wěn)定的輸出電壓。例如,當反饋電壓小于基準電壓時,誤差放大器輸出電壓下降,控制調整管產(chǎn)生更大的電流使得輸出電壓上升。當誤差放大器增益足夠大時,輸出電壓可以表示為：</p><p><b>　　(2)</b></p><p>　　所謂基準電壓源就是能提供高精度和高穩(wěn)定度基準量的電源，這種基準源與電源、工藝參數(shù)和溫度的關系很小，其原理是利用PN結電壓的負溫度系數(shù)和不同電流密

4、度下兩個PN結電壓差的正溫度系數(shù)電壓相互補償，而使輸出電壓達到很低的溫度漂移。傳統(tǒng)基準電壓源是基于晶體管或齊納穩(wěn)壓管的原理而制成的，其αT=10-3/℃~10-4/℃，無法滿足現(xiàn)代電子測量之需要。20世紀70年代初，維德拉(Widlar)首先提出能帶間隙基準電壓源的概念，簡稱帶隙(Bandgap)電壓。所謂能帶間隙是指硅半導體材料在0K溫度下的帶隙電壓，其數(shù)值約為1.205V，用Ugo表示。帶隙基準電壓源的基本原理是利用電阻壓降的正溫漂

5、去補償晶體管發(fā)射結正向壓降的負溫漂，從而實現(xiàn)了零溫漂。由于未采用工作在反向擊穿狀態(tài)下的穩(wěn)壓管，因而噪聲電壓極低。帶隙基準電壓源的簡化電路如下圖所示。</p><p>　　2 LDO中內部固有噪聲</p><p>　　LDO的噪聲類型主要是內部固有噪聲和外部干擾噪聲。其中內部固有噪聲包括熱噪聲，散彈噪聲，1/f噪聲，爆烈噪聲。LDO中可以產(chǎn)生這些噪聲的元器件有電阻，MOS管，運算放大器。&

6、lt;/p><p><b>　　2.1 電阻熱噪聲</b></p><p>　　電阻的熱噪聲是電阻導體的熱騷動產(chǎn)生無規(guī)則運動引起的起伏噪聲電流的現(xiàn)象。電阻熱噪聲的特點有：電阻噪聲是起伏噪聲，其中起伏噪聲電流是大量脈沖寬度約(持續(xù)時間只有10-13～10-14)的微弱脈沖電流的迭加而成，另外窄脈沖極性、大小和出現(xiàn)時間是隨機的。</p><p>　　在

7、高于絕對零度（-273℃或Ok）的任何溫度下，物質中的電子都在持續(xù)地熱運動。由于其運動方向是隨機的，任何短時電流都不相關，因此沒有可檢測到的電流。但是連續(xù)的隨機運動序列可以導致Johnson噪聲或熱噪聲。每單位帶寬內電阻的熱噪聲功率譜密度函數(shù)可以表示為：</p><p>　　式中，K是玻爾茲曼常數(shù)，1.38×10-23J/K；T是溫度，以K為單位；R是電阻，以Ω為單位。</p><p

8、>　　下圖所示為電阻在25℃時，在50Ω終端電阻上產(chǎn)生的熱噪聲功率。</p><p>　　2.2 PN結散粒（散彈）噪聲</p><p>　　散粒噪聲是晶體管的主要噪聲源：它是由單位時間內通過PN結載流子數(shù)目的隨機起伏而造成的。散粒噪聲的大小與晶體管的靜態(tài)工作點電流有關，其功率譜密度函數(shù)為：</p><p>　　式中，Io為流過PN結的電流，q為電子電荷量。

9、</p><p>　　由于晶體三極管的發(fā)射結正偏，所以散粒噪聲主要決定于發(fā)射極工作電流Ie,B為系統(tǒng)的等效噪聲帶寬，其噪聲電流的功率為：</p><p>　　散彈噪聲電流的有效值（均方根值）為：</p><p><b>　　2.3 1/f噪聲</b></p><p>　　1/f噪聲是由兩種導體接觸點電導的隨機漲落引起的，

10、凡是有導體接觸不良的器件都存在1/f噪聲，因此又稱接觸噪聲。電子管中的1/f噪聲稱為閃爍噪聲，電阻中的1/f噪聲稱為過剩噪聲。</p><p>　　1/f噪聲功率譜密度函數(shù)：</p><p>　　式中，Kf取決于接觸面材料類型和幾何形狀的系數(shù)以及流過樣品直流電流的系數(shù)。</p><p>　　1/f噪聲功率譜密度函數(shù)坐標圖：</p><p>&

11、lt;b>　　線性坐標</b></p><p><b>　　對數(shù)坐標</b></p><p>　　電阻1/f噪聲功率譜密度函數(shù)：</p><p><b>　　2.4 爆裂噪聲</b></p><p>　　半導體材料中的雜質（通常是金屬雜質）隨機發(fā)射或俘獲載流子。其特點：爆烈噪聲脈沖

12、的寬度為幾 ms到0.1 s 量級；脈沖的幅度約為；爆烈噪聲脈沖出現(xiàn)的幾率為每秒幾百個到幾分鐘一個之間。</p><p>　　爆裂噪聲的功率譜密度函數(shù)：</p><p>　　下圖為爆裂噪聲波形：</p><p>　　2.5 放大器相關噪聲分析</p><p><b>　　放大器噪聲模型：</b></p>&

13、lt;p>　　其中功率譜密度函數(shù)：</p><p>　　放大器等效到輸入端的噪聲模型：</p><p>　　上圖中為被測信號電壓，Rs為信號源輸出電阻，為噪聲電壓源，和分別為放大器等效到輸入端的噪聲電壓和噪聲電壓。</p><p><b>　　輸入端總噪聲功率：</b></p><p><b>　　放大器

14、的噪聲系數(shù)：</b></p><p>　　上式表明，當信號源電阻趨向于零或趨向于無窮大時，噪聲系數(shù)F都會趨向于無窮大。</p><p><b>　?。?lt;/b></p><p>　　只有當Rs為最佳源電阻Rso時，噪聲系數(shù)F才能達到最小值Fmin，這種情況稱為噪聲匹配。</p><p>　　噪聲因數(shù)NF隨源電阻

15、Rs和f變化的情況如下圖：</p><p>　　上圖中最佳工作點是最佳源電阻約為500kΩ，最佳工作頻率約為10khz。在實際的微弱信號檢測中，對于不同的檢測對象，最佳信號源電阻和工作頻率差異很大，必須根據(jù)檢測傳感器的源電阻和工作頻率選擇合適的放大器，NF為選擇放大器提供了依據(jù)。</p><p>　　2.6 MOS管相關噪聲分析</p><p>　　場效應管的內部噪

16、聲有溝道的熱噪聲，1/f噪聲，柵極的散彈噪聲，柵極感應噪聲</p><p>　　2.6.1 溝道的熱噪聲</p><p>　　由電阻性導電溝道中載流子的熱運動引起，其功率譜密度函數(shù)：</p><p>　　式中，gm為場效應管的跨導，k，T與電阻熱噪聲中的k，T相同。</p><p>　　2.6.2 柵極的散彈噪聲 </p>&l

17、t;p>　　在JFET中有PN結存在，產(chǎn)生散彈噪聲，其功率譜密度函數(shù)：</p><p>　　式中，q為電子電荷，為PN結反向電流。</p><p>　　2.6.3 1/f噪聲</p><p>　　場效應管的1/f噪聲功率譜密度函數(shù)：</p><p>　　式中，為漏極電流，是制作場效應管的材料和工藝的常數(shù)。</p><

18、;p>　　2.6.4 柵極感應噪聲</p><p>　　在高頻情況下，通過柵極和溝道之間的分布電容將溝道電阻熱噪聲中的高頻分量耦合到柵極輸入電路，從而產(chǎn)生柵極感應噪聲。其功率譜密度函數(shù)：</p><p>　　式中，K1為和柵源電壓、漏源電壓有關的系數(shù)，gis為共源極輸入電導。</p><p>　　2.6.5 噪聲等效分析</p><p>

19、;　　4種噪聲源中, 低頻情況下起主要作用的是溝道熱噪聲電流it和1/f噪聲。在高頻情況下柵極感應噪聲ing會起較大作用。</p><p>　　場效應管MOS的噪聲等效電路：</p><p>　　圖中，gm是跨導，Cgs，Cgd，Cds是極間電容，Rds是溝道電阻，Vgs是柵—源輸入電壓。</p><p>　　MOS管等效到輸入端的噪聲模型：</p>

20、<p>　　串聯(lián)輸入噪聲電壓源en，和并聯(lián)輸入噪聲電流源in的功率譜密度函數(shù)：</p><p>　　不同漏極電流ID，MOS管的eN和iN隨頻率f變化的典型曲線如下：</p><p>　　MOS管的最小噪聲系數(shù)Fmin和最佳源電阻Rso如下：</p><p><b>　　，</b></p><p>　　微弱信號

21、檢測系統(tǒng)的前置放大器一般都選擇使用高跨導，高輸入電阻，柵—源電容小的結型場效應管。</p><p>　　3 LDO中外部干擾噪聲</p><p><b>　　3.1 尖峰脈沖</b></p><p>　　由于電網(wǎng)中大功率開關燈的通斷，電機、變壓器和其他大功率設備的啟停以及電焊機等原因，工頻電網(wǎng)中頻繁出現(xiàn)尖峰干擾脈沖。這種尖峰脈沖的幅度可能是幾伏

22、、幾百伏甚至有時幾千伏，持續(xù)時間一般較短，多數(shù)在微秒數(shù)量級。這種尖峰干擾脈沖的高次諧波分量很豐富，而且出現(xiàn)得很頻繁，幅度高，是污染低壓工頻電網(wǎng)的一種主要干擾噪聲，對交流供電的電子系統(tǒng)會帶來很多不利影響。</p><p><b>　　3.2 工頻電磁場</b></p><p>　　在由工頻電力線供電的實驗室、工廠車間和其他生產(chǎn)現(xiàn)場，工頻電磁場幾乎是無處不在。在高電壓，小

23、電流的工頻設備附近，存在著較強的工頻電廠；在低電壓，大電流的工頻設備附近，存在著較強的工頻磁場；即使在一般的電器設備和供電線的相當距離之內，都會存在一定強度的50HZ的電磁波輻射。工頻電磁場會在檢測電路的導體和信號回路中感應出50HZ的干擾噪聲。</p><p><b>　　3.3 射頻噪聲</b></p><p>　　隨著無線廣播、電視、雷達、微波通信事業(yè)的不斷發(fā)展

24、，以及手機、尋呼機的日益推廣，空間中的射頻噪聲越來越嚴重。射頻噪聲的頻率范圍很廣，從100K到幾兆赫茲數(shù)量級。射頻噪聲多數(shù)是調制（調幅、調頻、調相）電磁波，也含有隨機的成分。檢測電路的傳輸導線都可以是接收天線，程度不同的接受空間中無處不在的射頻噪聲。因為射頻噪聲的頻率范圍一般都高于檢測信號的頻率范圍，所以利用濾波器可以有效的抑制射頻噪聲的不利影響。</p><p><b>　　3.4 地位差噪聲<

25、/b></p><p>　　檢測系統(tǒng)的不同部件采用不同的接地點，則這些接地點之間往往存在或大或小的地電位差。即使在同一塊電路板上，不同接地點之間的電位差也可能在毫伏數(shù)量級或更大。如果信號源和放大器采用不同的接地點，則地電位差對于差動放大器來說是一種共模干擾，對于單端放大器來說是一種共模干擾。因為地電位差噪聲的頻率范圍很可能與信號頻率范圍相重疊，所以很難用濾波的方法解決問題?？朔仉娢徊钤肼暡焕绊懙挠行мk法

26、是采用合適的接地技術或者隔離技術。</p><p><b>　　3.5 顫噪效應 </b></p><p>　　任何被絕緣體分隔的兩個導體都形成一個電容C，電容的大小取決于導體的面積，幾何尺寸、相互方向以及絕緣體的介電常數(shù)。當空間電荷Q聚集在由此形成的電容上時，兩個導體之間的電壓為：V=Q/C.如果由于機械原因導致兩個導體的相互位置發(fā)生變化，則電容C發(fā)生變化，電容兩端

27、的電壓也發(fā)生變化。</p><p>　　克服顫噪效應的有效方法是避免關鍵電路元件（包括）電纜發(fā)生機械振動，此外降低攜帶微弱信號的穩(wěn)壓電壓（從而減少了Q）也能緩解顫噪效應產(chǎn)生的噪聲。</p><p><b>　　3.6 電化學噪聲</b></p><p>　　電路板清理得不好，某些電化學物質的污染與濕氣混合就有可能形成電解液，與其接觸的電路中的不

28、同金屬就可能構成一個電化學電池。例如，印制電路板上的銅箔、焊錫以及沒有清理掉的焊劑有可能形成這樣的電池。通過徹底清潔電路板，并用防潮涂料處理覆蓋電路板，可以有效的緩解甚至克服電化學噪聲問題。</p><p><b>　　3.7 觸點噪聲</b></p><p>　　接觸不良的插頭插座、開關觸點以及焊接不良的焊點會導致觸電噪聲。機械振動會使這些不良觸點的接觸電阻發(fā)生變化

29、，溫度變化會使觸點膨脹或收縮，也會導致接觸電阻發(fā)生變化。當電流流過變化的接觸電阻時，也會形成噪聲電壓。</p><p>　　3.8 干擾噪聲的頻譜分布</p><p>　　4 LDO中噪聲的等效方法</p><p>　　集成電路內部產(chǎn)生的噪聲,需要等效到輸出端或者是輸入端,以便于衡量不同電路之間的噪聲性能。對LDO而言,一般將芯片內部模塊產(chǎn)生的噪聲等效到輸出端,可

30、以通過以下方法實現(xiàn)等效,首先將各個模塊產(chǎn)生的噪聲等效到誤差放大器的差分輸入端,然后將誤差放大器的等效輸入噪聲乘以閉環(huán)增益后等效到輸出端。例如,負載管產(chǎn)生的噪聲除以誤差放大器的增益,就可以等效到誤差放大器的輸入端,由于誤差放大器的增益在60dB以上,所以雖然負載管的面積較大,會產(chǎn)生大的噪聲,但是經(jīng)過高增益的誤差放大器衰減后就可以忽略不計。</p><p>　　圖2 LDO中的噪聲源</p><p

31、>　　圖2是LDO中噪聲源示意圖,V2n,BG表示帶隙基準的噪聲功率譜密度函數(shù),V2n,EA表示誤差放大器自身的噪聲功率譜密度函數(shù),V2n,R1和V2n,R2分別表示電阻R1和R2的噪聲功率譜密度函數(shù)。由于電阻R1的一端連在輸出端,另一端與輸入端相連,反饋電阻網(wǎng)絡對LDO等效輸出噪聲功率譜密度函數(shù)的貢獻可以直接用下式表示:</p><p><b>　　(7)</b></p>

32、<p>　　帶隙基準和誤差放大器對LDO等效輸出噪聲功率譜密度函數(shù)的貢獻為:</p><p><b>　　(8)</b></p><p>　　在實際應用中,我們關心的是某一頻率范圍內總的噪聲功率,大多數(shù)系統(tǒng)中信號處理的帶寬在10Hz到100kHz之間。因此,我們感興趣的是LDO在該頻率范圍內的噪聲特性。因此,LDO的等效輸出噪聲功率可以用式(9)表示:&

33、lt;/p><p><b>　　(9)</b></p><p>　　5 減小LDO輸出噪聲的方法</p><p>　　LDO 輸出端包含兩部分噪聲,一部分來自于LDO輸入端,由前級電路輸入;另外一部分來自于LDO內部電路本身。傳統(tǒng)LDO結構中,噪聲主要來自于電壓基準,誤差放大器和反饋電阻網(wǎng)絡,其中來自于電壓基準的噪聲占大部分。</p>

34、<p>　　從基本原則出發(fā)，抗干擾措施如下：</p><p><b>　　5.1 抑制干擾源</b></p><p>　　抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優(yōu)先考慮和最重要的原則。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源的 di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實

35、現(xiàn)。</p><p>　　可以用在該電路中抑制干擾源的常用措施如下：</p><p>　　（1）電路板上每個IC要并接一個0.01μF～0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會影響濾波效果。</p><p>　?。?）布線時避免90度折線，減少高頻噪聲發(fā)射。</p>

36、<p>　　5.2 切斷干擾傳播路徑</p><p>　　按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。輻射干擾一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。</p><p>　　切斷干擾傳播路徑的常用措施如下：</p

37、><p>　?。?）充分考慮電源對單片機的影響。給單片機電源加濾波電路或穩(wěn)壓器，以減小電源噪聲對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。</p><p>　?。?）注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鐘區(qū)隔離起來，晶振外殼接地并固定。</p><p>　?。?）電路板合理分區(qū)，如強、弱信號，數(shù)字

38、、模擬信號。盡可能把干擾源繼電器）與敏感元件遠離。</p><p>　?。?）用地線把數(shù)字區(qū)與模擬區(qū)隔離，數(shù)字地與模擬地要分離，最后在一點接于電源地。A/D、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。</p><p>　?。?）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。&l

39、t;/p><p>　　5.3 提高敏感器件的抗干擾性能</p><p>　　提高敏感器件抗干擾性能的常用措施如下：</p><p>　?。?）布線時盡量減少回路環(huán)的面積，以降低感應噪聲。</p><p>　　（2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合噪聲。</p><p>　　（3）對于該電路設計

40、應用到的單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。</p><p>　?。?）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數(shù)字電路。</p><p>　　從主要手段出發(fā)，常用的方法是屏蔽、接地和濾波。</p><p><b>　　5.4 接地</b></p>

41、<p>　　在電路系統(tǒng)設計中應遵循"一點接地"的原則，如果形成多點接地，會出現(xiàn)閉合的接地環(huán)路，當磁力線穿過該回路時將產(chǎn)生磁感應噪聲，實際上很難實現(xiàn)"一點接地"。因此，為降低接地阻抗，消除分布電容的影響而采取平面式或多點接地，利用一個導電平面作為參考地，需要接地的各部分就近接到該參考地上。為進一步減小接地回路的壓降，可用旁路電容減少返回電流的幅值。</p><p>

42、;　　在實際電路系統(tǒng)中，要避免低頻電路、高頻電路、數(shù)字電路、模擬電路、小功率電路、強功率電路共用地線，應分別將單獨連接后，再連接到公共參考點上。同類型電路可以串聯(lián)單點接地，不同類型并聯(lián)單點接地。</p><p><b>　　5.5 屏蔽和隔離</b></p><p>　　采用屏蔽技術可以有效地抑制電磁輻射干擾，即用電導率良好的材料對電場屏蔽，用磁導率高的材料

43、對磁場屏蔽。屏蔽有兩個目的，一是限制內部輻射的電磁能量泄漏出該內部區(qū)域，二是防止外來的輻射干擾進入該內部區(qū)域。</p><p>　　5.5.1 電場耦合的屏蔽和抑制技術</p><p>　　造成電場耦合干擾的原因是兩根導線之間的分布電容產(chǎn)生的耦合。最簡單的方法是采用遠離技術：弱信號線要遠離強信號線敷設，同時避免平行走線也很有效?？朔妶鲴詈细蓴_最有效的方法是屏蔽。因為放置在空心導體或者金屬

44、網(wǎng)內的物體不受外電場的影響。</p><p>　　5.5.2 磁場耦合的抑制技術</p><p>　　抑制磁場耦合干擾的好辦法應該是屏蔽干擾源。大電機、電抗器、磁力開關和大電流載流導線等等都是很強的磁場干擾源。但把它們都用導磁材料屏蔽起來，在工程上是很難做到的。</p><p>　　如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率。這些材料的導磁率會隨著

45、頻率增加而降低，另外如果初始磁場較強也會使導磁率降低，還有就是采用機械方法將屏蔽罩作成規(guī)定形狀同樣會降低導磁率。</p><p>　　在高頻電場下，采用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果，但條件是屏蔽必須連續(xù)，并將敏感部分完全遮蓋住，沒有缺口或縫隙。然而在實際中要制造一個無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個部分進行制作，因此就會有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或

46、裝配組件的連線，制造、面板連線、通風口、外部監(jiān)測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。所以，通常是采用一些被動的抑制技術。要有效抑制磁場耦合干擾，仍然是遠離技術。同時，也要避免平行走線。</p><p><b>　　5.5.3 隔離</b></p><p>　　電源隔離：數(shù)字模擬電路、小功率大功率電路電源獨立，不可直接公地，電氣連接處可采

47、用光耦連接。</p><p>　　IO隔離：采用光耦隔離。</p><p>　　空間隔離：遠離干擾源或用網(wǎng)罩屏蔽。</p><p>　　采用光耦隔離具有以下優(yōu)點：可以將兩部分浮置，去掉公共地線，解決噪聲電壓的串擾，還可以解決驅動和阻抗匹配的問題。</p><p><b>　　5.6 濾波</b></p>&

48、lt;p>　　濾波是抑制傳導干擾的有效方法。在濾波電路中，采用很多專用的濾波元件，如穿心電容器、三端電容器、鐵氧體磁環(huán)，它們能夠改善電路的濾波特性。安裝濾波器時應注意以下幾點：</p><p>　?、匐娫淳€路濾波器應安裝在離設備電源入口盡量靠近的地方，不要讓未經(jīng)過濾波器的電源線 在設備框內迂回；</p><p>　　②濾波器中的電容器引線應盡可能短，以免因引線感抗和容抗在較低頻率上

49、諧振；</p><p>　　③濾波器的接地導線上有很大的短路電流通過，會引起附加的電磁輻射，故應對濾波器元件 本身進行良好的屏蔽和接地處理；</p><p>　　④濾波器的輸入和輸出線不能交叉，否則會因濾波器的輸入―輸出電容耦合通路引起串擾， 從而降低濾波特性，通常的辦法是輸入和輸出端之間加隔板或屏蔽層。</p><p>　　5.7 改變LDO的電路結構<

50、/p><p>　　在超低噪聲LDO設計中,要求輸出噪聲電壓為幾十微伏,難以采用傳統(tǒng)的LDO電路結構來實現(xiàn),需要改變電路結構來滿足設計要求。圖3是一種超低噪聲LDO電路結構,采用了一種預穩(wěn)壓加低通濾波的方法來實現(xiàn)低噪聲設計,采用這種結構設計的LDO在10Hz到100kHz之間的輸出噪聲為10uV。圖中虛線框內是預穩(wěn)壓模塊,LDO的輸出電壓由該模塊產(chǎn)生。R、C構成一階低通濾波,濾除預穩(wěn)壓模塊產(chǎn)生的噪聲。誤差放大器和調整管

51、構成一個三級運放,接成單位增益負反饋形式,因此LDO 輸出電壓為:</p><p><b>　　(10)</b></p><p>　　圖3 超低噪聲LDO電路結構</p><p>　　采用這種結構可以將帶隙基準和反饋電阻網(wǎng)絡產(chǎn)生的噪聲全部濾除掉(濾波器截止頻率極低的情況下)。假設V2n,EA2是第二級誤差放大器自身的噪聲功率。預穩(wěn)壓模塊輸出端噪

52、聲功率密度函數(shù)V2n,v1經(jīng)過R、C濾波器作用后變成:</p><p><b>　　(11)</b></p><p>　　由于LDO輸出端接成單位增益負反饋形式,其閉環(huán)增益為1,因此第二級誤差放大器的等效輸入噪聲功率就是LDO的輸出噪聲功率,可以表示為:</p><p><b>　　(12)</b></p>

53、<p>　　將式(11)代入(12)就可以到完整的LDO輸出噪聲功率表達式:</p><p><b>　　(13)</b></p><p>　　式(13)的積分上下限是100kHz和10Hz,如果將濾波器截止頻率(1/2лRC)設計成低于10Hz,則可以將噪聲V2n,v1全部濾除掉,LDO的輸出噪聲功率變成:</p><p><

54、b>　　(14)</b></p><p>　　式(14)中只包含了第二級誤差放大器自身的噪聲功率,因此采用這種結構可以大幅度降低輸出噪聲。</p><p>　　5.8 設計低噪聲帶隙基準</p><p>　　目前流行的帶隙基準結構有兩種,第一種是先產(chǎn)生PTAT(與絕對溫度成正比)電流, 再通過電阻將電流轉換成電壓,然后與雙極型晶體管的VBE相加,最

55、終獲得與溫度無關的基準電壓,稱之為PTAT電流帶隙基準,如圖4是所示。第二種是通過運放完成VBE和ΔVBE的加權相加,在運放的輸出端產(chǎn)生與溫度無關的基準電壓,稱之為運放輸出端帶隙基準,如圖5所示。</p><p>　　圖4 PTAT電流帶隙基準</p><p>　　圖5 運放輸出端帶隙基準</p><p>　　對一款LDO芯片的輸出噪聲進行優(yōu)化,重新設計低噪聲帶隙基

56、準來降低LDO輸出噪聲,該款LDO原先的帶隙基準采用圖5的結構。為了比較兩種帶隙基準結構噪聲特性,先將帶隙基準內部電路產(chǎn)生的噪聲等效到運放的輸入端, 然后再乘以運放輸入端到基準輸出端之間的增益得到等效輸出噪聲。如果兩種結構使用相同的運放,由于運放輸出端帶隙基準的閉環(huán)增益大于PTAT電流帶隙基準的系統(tǒng)增益,所以前者的等效輸出噪聲大于后者。對比兩種結構的噪聲特性后,重新設計的帶隙基準結構采用PTAT電流帶隙基準。</p>&l

57、t;p>　　5.8.1 低噪聲帶隙基準電路</p><p>　　圖6是PTAT帶隙基準電路圖,圖中M0、M1、M2、M3、M4構成差動放大器,M5、M6、M7的W/L之比是1︰1︰M,Q1和Q2的晶體管數(shù)目之比為n︰1,輸出基準電壓是:</p><p><b>　　(15)</b></p><p>　　當Mln(n)R2/R1=17.2時

58、,可以在300K時獲得零溫度系數(shù)電壓,大小為1.2V左右。</p><p>　　圖6 帶隙基準電路圖</p><p>　　5.8.2 低噪聲帶隙基準仿真</p><p>　　對5.8.1節(jié)所設計的帶隙基準進行仿真驗證,帶隙基準中一個重要的指標是輸出基準電壓隨溫度的變化,圖7是溫度從-40℃到120℃之間變化時,輸出基準電壓的變化曲線,溫漂系數(shù)為20.1X10-6/℃

59、。</p><p>　　圖7基準電壓變化曲線</p><p>　　圖8 帶隙基準噪聲頻譜圖</p><p>　　圖8是帶隙基準輸出噪聲頻譜,圖中優(yōu)化前的曲線是由原帶隙基準產(chǎn)生的噪聲頻譜曲線,優(yōu)化后的曲線是重新設計的帶隙基準噪聲頻譜曲線。對比圖中的兩條曲線可以發(fā)現(xiàn)重新設計的帶隙基準低頻噪聲大幅減小,閃爍噪聲的轉角頻率從100H z左右下降到10Hz左右,低頻閃爍噪聲得