嵌入式處理器性能計(jì)數(shù)器應(yīng)用研究.pdf

1、嵌入式系統(tǒng)近年來(lái)在取得了高速的發(fā)展的同時(shí)也開始逐漸被軟件性能問(wèn)題和硬件的功耗問(wèn)題所困擾。本文就嵌入式處理器中的性能計(jì)數(shù)器在解決當(dāng)前嵌入式系統(tǒng)發(fā)展中遇到的兩方面的問(wèn)題的應(yīng)用方法進(jìn)行了研究。
　　針對(duì)軟件性能方面的問(wèn)題，本文對(duì)比了當(dāng)前嵌入式系統(tǒng)中常見(jiàn)的主流方法的思路及其實(shí)現(xiàn)，總結(jié)了各種方法在應(yīng)用中的差異及其適用的領(lǐng)域，對(duì)于在嵌入式系統(tǒng)軟件優(yōu)化時(shí)優(yōu)化工具的選擇具有指導(dǎo)性的意義。
　　本文重點(diǎn)對(duì)于嵌入式系統(tǒng)處理器的功耗問(wèn)題進(jìn)行了研究

2、，通過(guò)分析傳統(tǒng)處理器開發(fā)人員提出的各種處理器功耗模型，結(jié)合處理器中性能計(jì)數(shù)器可以在一定程度上表示處理器內(nèi)部工作的特點(diǎn)，提出了面向嵌入式系統(tǒng)軟件開發(fā)人員使用的基于性能計(jì)數(shù)器的嵌入式處理器功耗模型思想。通過(guò)實(shí)現(xiàn)必要的軟件，本文對(duì)ARM Cortex A8處理器的基于性能計(jì)數(shù)器的處理器功耗模型進(jìn)行了具體實(shí)現(xiàn)，并通過(guò)實(shí)驗(yàn)對(duì)模型進(jìn)行了測(cè)試，證明本模型可以對(duì)嵌入式處理器實(shí)時(shí)功耗進(jìn)行良好的估計(jì)?；谛阅苡?jì)數(shù)器的嵌入式處理器功耗模型為嵌入式系統(tǒng)的處理器