并行時(shí)鐘數(shù)據(jù)恢復(fù)芯片研究與設(shè)計(jì).pdf

1、在超高速光纖通信系統(tǒng)中，并行傳輸已成為大幅度提高傳輸帶寬，突破電子技術(shù)瓶頸的一種有效方案。并行傳輸系統(tǒng)集成電路則成為研究的熱點(diǎn)。并行時(shí)鐘數(shù)據(jù)恢復(fù)電路是并行傳輸系統(tǒng)集成電路的關(guān)鍵部分，它的性能制約著整個(gè)并行通信的質(zhì)量，因此并行時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究有著舉足輕重的地位。 本文對(duì)并行時(shí)鐘數(shù)據(jù)恢復(fù)電路的傳統(tǒng)實(shí)現(xiàn)方案進(jìn)行了總結(jié)與歸納。根據(jù)其產(chǎn)生時(shí)鐘信號(hào)的方法，將其劃分為兩類：第一類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路需要系統(tǒng)提供參考時(shí)鐘；第二類并行時(shí)鐘數(shù)

2、據(jù)恢復(fù)電路則由輸入數(shù)據(jù)中恢復(fù)時(shí)鐘信號(hào)，因而適用于系統(tǒng)不提供參考時(shí)鐘的場(chǎng)合。在第一類方案中，包含兩個(gè)關(guān)鍵的電路模塊，即時(shí)鐘產(chǎn)生單元和數(shù)據(jù)恢復(fù)單元。在第二類方案中，雖然也包含兩個(gè)電路模塊，即時(shí)鐘恢復(fù)電路和數(shù)據(jù)恢復(fù)電路，但這兩個(gè)電路一般被合并為一個(gè)單元，即時(shí)鐘數(shù)據(jù)恢復(fù)電路。在時(shí)鐘產(chǎn)生單元、數(shù)據(jù)恢復(fù)單元以及時(shí)鐘數(shù)據(jù)恢復(fù)單元的設(shè)計(jì)中，鎖相環(huán)技術(shù)占有重要的地位。時(shí)鐘產(chǎn)生、時(shí)鐘恢復(fù)可以通過鎖相環(huán)來實(shí)現(xiàn)。數(shù)據(jù)恢復(fù)單元中，也可以利用鎖相環(huán)實(shí)現(xiàn)數(shù)據(jù)一時(shí)鐘的

3、相位調(diào)整。為此，本文對(duì)鎖相環(huán)技術(shù)進(jìn)行了有針對(duì)性的介紹，重點(diǎn)論述了與這些單元電路設(shè)計(jì)相關(guān)的鎖相環(huán)原理與設(shè)計(jì)方法。本文研究了上述時(shí)鐘產(chǎn)生單元、數(shù)據(jù)恢復(fù)單元以及時(shí)鐘數(shù)據(jù)恢復(fù)單元，并利用深亞微米CMOS集成電路工藝設(shè)計(jì)并實(shí)現(xiàn)了一系列適用于并行時(shí)鐘數(shù)據(jù)恢復(fù)電路的關(guān)鍵芯片。 首先研究了第一類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路中的時(shí)鐘產(chǎn)生單元。并利用TSMC標(biāo)準(zhǔn)的0.25μm CMOS工藝，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)全集成的1.244GHz鎖相環(huán)時(shí)鐘倍頻/產(chǎn)生單元。

4、該鎖相環(huán)可用于為并行數(shù)據(jù)恢復(fù)電路提供參考時(shí)鐘信號(hào)。在鎖相環(huán)電路的設(shè)計(jì)中，提出并運(yùn)用了一種新的鎖相環(huán)相位噪聲的行為級(jí)模擬方法，優(yōu)化了該鎖相環(huán)的相位噪聲性能。實(shí)測(cè)顯示，該芯片的核心功耗僅為12mw，輸出時(shí)鐘信號(hào)均方抖動(dòng)為6.1ps，單邊帶相位噪聲在10kHz頻偏處為-106dBc/Hz。實(shí)測(cè)結(jié)果與行為仿真結(jié)果吻合的較好，驗(yàn)證了行為仿真方法的有效性。 其次研究了第一類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路中的數(shù)據(jù)恢復(fù)單元。設(shè)計(jì)了一種新型的數(shù)據(jù)恢復(fù)電路。

5、該電路可以自動(dòng)調(diào)整輸入數(shù)據(jù)和時(shí)鐘的相位關(guān)系，使數(shù)據(jù)判決發(fā)生在最佳采樣時(shí)刻，從而降低了誤碼率。應(yīng)用該電路實(shí)現(xiàn)并行時(shí)鐘數(shù)據(jù)恢復(fù)電路，可以改善噪聲性能，減少并行數(shù)據(jù)恢復(fù)電路的高速輸出。并可以實(shí)現(xiàn)并行輸入數(shù)據(jù)的位同步。采用TSMC標(biāo)準(zhǔn)的0.18μm CMOS工藝，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)全集成的2.5Gb/s數(shù)據(jù)恢復(fù)電路。芯片面積為0.46mm<'2>。輸入2<'31>-1 PRBS序列，恢復(fù)出的2.5 Gb/s數(shù)據(jù)的均方抖動(dòng)為3.3ps。在保證誤碼率

6、低于10<'-12>的前提下，測(cè)得該數(shù)據(jù)恢復(fù)電路的輸入靈敏度小于20mV。 同時(shí)研究了第二類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路中的時(shí)鐘數(shù)據(jù)恢復(fù)單元。指出實(shí)現(xiàn)這一類電路的關(guān)鍵是設(shè)計(jì)一個(gè)性能優(yōu)良、芯片面積和功耗都較小的單通道時(shí)鐘數(shù)據(jù)恢復(fù)電路。同樣采用TSMC標(biāo)準(zhǔn)的0.18μm CMOS工藝，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)全集成的2.5Gb/s時(shí)鐘數(shù)據(jù)恢復(fù)電路。該時(shí)鐘數(shù)據(jù)恢復(fù)電路由一個(gè)鎖相環(huán)實(shí)現(xiàn)時(shí)鐘恢復(fù)功能。通過對(duì)傳統(tǒng)Bang-Bang鑒相器加以改進(jìn)，優(yōu)化了時(shí)鐘

7、恢復(fù)電路的相位噪聲性能。實(shí)測(cè)結(jié)果顯示，該芯片恢復(fù)出的2.5GHz時(shí)鐘，其均方抖動(dòng)為2.4ps，頻偏10kHz處的單邊帶相位噪聲為-111dBc/Hz。該芯片內(nèi)部同時(shí)集成了一個(gè)2.5Gb/s數(shù)據(jù)判決電路，恢復(fù)出2.5 Gb/s數(shù)據(jù)的均方抖動(dòng)為3ps。整個(gè)芯片的功耗為120mW。在討論運(yùn)用上述單元實(shí)現(xiàn)兩類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路的基礎(chǔ)上，提出了一種新的并行時(shí)鐘數(shù)據(jù)恢復(fù)電路方案。該方案適用于系統(tǒng)不提供參考時(shí)鐘的場(chǎng)合，屬于第二類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路

8、。但吸取了第一類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路的優(yōu)點(diǎn)，其電路規(guī)模、穩(wěn)定性均優(yōu)于傳統(tǒng)的第二類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路，與第一類方案相當(dāng)。新方案還可以提高噪聲性能。并可以實(shí)現(xiàn)并行輸入數(shù)據(jù)的位同步。采用TSMC標(biāo)準(zhǔn)的0.18μm CMOS工藝，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于新方案的全集成雙通道并行時(shí)鐘數(shù)據(jù)恢復(fù)電路。電路中調(diào)用了前文設(shè)計(jì)的2.5Gb/s時(shí)鐘恢復(fù)電路和2.5Gb/s數(shù)據(jù)恢復(fù)電路，輸入2路并行的2<'31>-1偽隨機(jī)序列(PRBS)數(shù)據(jù)，恢復(fù)出的2.5GH

9、z時(shí)鐘的均方抖動(dòng)值為2.6ps，恢復(fù)出的兩路2.5Gb/s數(shù)據(jù)的均方抖動(dòng)值分別為3.3ps和3.4ps。 本文的創(chuàng)新性工作包括：針對(duì)目前國內(nèi)外尚無文獻(xiàn)專門研究并行時(shí)鐘數(shù)據(jù)恢復(fù)的情況，對(duì)并行時(shí)鐘數(shù)據(jù)恢復(fù)的原理及電路實(shí)現(xiàn)方法作了一個(gè)系統(tǒng)的歸納，并分類進(jìn)行了深入的研究；提出了一種新的用于鎖相環(huán)的相位噪聲性能優(yōu)化的行為級(jí)模擬方法，該方法非常適用于設(shè)計(jì)鎖相倍頻電路。進(jìn)而實(shí)現(xiàn)第一類并行時(shí)鐘數(shù)據(jù)恢復(fù)電路中的時(shí)鐘產(chǎn)生電路；設(shè)計(jì)并實(shí)現(xiàn)了一種新型的