GPS接收機(jī)基帶處理器研究與設(shè)計(jì).pdf

1、近年來(lái)，隨著全球定位系統(tǒng)(GPS)在導(dǎo)航、測(cè)繪、通信、土木、環(huán)境、旅游等領(lǐng)域的廣泛應(yīng)用，GPS接收機(jī)的研發(fā)成為了當(dāng)今世界的熱門(mén)研究課題。GPS接收機(jī)主要包括單頻(L1頻段)C/A碼接收機(jī)、雙頻(L1/L2頻段)接收機(jī)、GPS/GLONASS雙系統(tǒng)兼容接收機(jī)以及美國(guó)軍用接收機(jī)。而單頻(Ll頻段)C/A碼接收機(jī)是目前應(yīng)用最廣的接收機(jī)，本文所研究的也是這種接收機(jī)。 單頻(L1頻段)C/A碼接收機(jī)由射頻前端、基帶處理器以及導(dǎo)航計(jì)算三部分

2、組成，本文的研究對(duì)象是該接收機(jī)基帶處理器中的主要組成--捕獲、跟蹤和位同步。文中所研究的接收機(jī)是靜態(tài)接收機(jī)，因此捕獲模塊的捕獲范圍是載波多普勒頻移5KHz，C/A碼相位漂移0～1023個(gè)碼片。 本文首先介紹了GPS的組成，之后闡述了GPS接收機(jī)的基本原理--直接擴(kuò)頻通信和GPS信號(hào)的結(jié)構(gòu)與特性，利用MATLAB驗(yàn)證了C/A碼的特性以及計(jì)算了位同步模塊設(shè)計(jì)所需的門(mén)限值，從這些方面出發(fā)提出了適合于本文所討論的接收機(jī)基帶處理器的捕獲、

3、跟蹤以及位同步的設(shè)計(jì)方案。 在文中，對(duì)時(shí)域捕獲算法和頻域捕獲算法進(jìn)行了比較，選擇用時(shí)域捕獲算法實(shí)現(xiàn)捕獲模塊。而跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實(shí)現(xiàn)，其中碼跟蹤環(huán)采用延遲鎖定環(huán)(DLL)實(shí)現(xiàn)，載波跟蹤環(huán)采用COSTAS鎖相環(huán)實(shí)現(xiàn)。位同步模塊也利用需實(shí)現(xiàn)的功能進(jìn)行了設(shè)計(jì)。這三個(gè)模塊的設(shè)計(jì)利用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)，又將該設(shè)計(jì)下載到了Xilinx公司Spatan 3E系列的XC3S500E FPGA上，以上設(shè)計(jì)都是在

4、頻率為6.25MHz的全局采樣時(shí)鐘下完成的。 基帶處理對(duì)捕獲模塊與跟蹤模塊有精度要求，文中所設(shè)計(jì)的捕獲模塊的精度為：載波頻率的精度為500Hz，C/A碼相位的精度為2個(gè)采樣點(diǎn)的間隔；跟蹤模塊的精度為：載波頻率的精度為數(shù)控振蕩器(NCO)的頻率分辨率，C/A碼相位的精度為2個(gè)采樣點(diǎn)的間隔。設(shè)計(jì)過(guò)程中，為了節(jié)約存儲(chǔ)空間還提出了基于RAM的本地C/A碼產(chǎn)生器、基于CORDIC算法的NCO和基于Robertson近似算法實(shí)現(xiàn)的碼相位鑒別