“北斗”導航接收機基帶處理系統(tǒng)的研究.pdf

1、隨著EDA技術的飛速發(fā)展，大規(guī)模可編程邏輯芯片CPLD/FPGA應運而生。因其可用硬件描述語言進行芯片設計、支持在線編程和在系統(tǒng)編程等優(yōu)點應用于眾多領域，尤其適合系統(tǒng)的開發(fā)階段，但FPGA的控制能力不足。由于ARM具有高性能、低功耗、低成本等優(yōu)點，成為移動通信、便攜設備等嵌入式產品的首選。FPGA+ARM構建的系統(tǒng)可以優(yōu)勢互補，越來越受到人們的青睞。 本論文的應用對象是“北斗”接收機的基帶系統(tǒng)，傳統(tǒng)的數(shù)字接收機都采用高端FPGA

2、(內含NlOS)作為核心，但高端FPGA價格昂貴，且NIOS不夠穩(wěn)定。本文提出了基于AD+FPGA+ARM處理器的系統(tǒng)架構，使用ARM代替NIOS，并在ARM中嵌入實時操作系統(tǒng)“C/OS-II，完成對整個系統(tǒng)的控制及部分數(shù)據(jù)處理功能，有效降低了成本，且增強了系統(tǒng)的穩(wěn)定性。 論文的第一章提出了本論文的研究內容，闡述了本系統(tǒng)的意義，嵌入式系統(tǒng)的發(fā)展概況，以及論文的組織結構。第二章是對可編程邏輯器件FPGA進行了深入的研究，包括FPG

3、A的開發(fā)流程、配置模式，并提出了利用FLASH被動并行加載FPGA的方法。第三章是系統(tǒng)硬件結構設計。提出了系統(tǒng)硬件的總體結構設計思想，根據(jù)FPGA和ARM構建系統(tǒng)，采用高速A/D用于前端信號采集，增加了FLASH和SRAM作為擴展存儲器，在FPGA上掛接IC卡用于“北斗”數(shù)據(jù)的加密；為滿足系統(tǒng)工作要求，設計了系統(tǒng)的電源、時鐘和復位模塊，并給出了原理圖和PCB。第四章是系統(tǒng)的軟件設計。設計了ARM引導程序Bootloader，并成功將μC