基于Xilinx Virtex-Ⅱ Pro的過程級(jí)動(dòng)態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、可重構(gòu)計(jì)算技術(shù)結(jié)合了通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integrated Circuits，ASIC)兩者的優(yōu)點(diǎn)，能夠提供硬件的高效性和軟件的可編程性，是當(dāng)前熱門的研究課題之一。動(dòng)態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)能夠在可重構(gòu)系統(tǒng)正常工作的情況下，配置其中部分可重構(gòu)資源，使得一部分任務(wù)的執(zhí)行能夠與另一部分任務(wù)的配置同時(shí)進(jìn)

2、行，具有節(jié)約硬件資源和增強(qiáng)系統(tǒng)靈活性的優(yōu)點(diǎn)。 支持部分可重構(gòu)的可編程邏輯器件是實(shí)現(xiàn)動(dòng)態(tài)部分可重構(gòu)技術(shù)的保證。目前采用最廣泛的是基于SRAM實(shí)現(xiàn)的FPGA(Field Programmable Gate Array)，具有反復(fù)多次編程的優(yōu)點(diǎn)。通過給FPGA加載不同的配置數(shù)據(jù)，就可以執(zhí)行不同的硬件功能。其代表作是Xilinx公司Virtex-II Pro系列FPGA。 雖然Xilinx公司對(duì)于Virtex-II Pro系列F

3、PGA的動(dòng)態(tài)部分重構(gòu)技術(shù)提供了相當(dāng)豐富的文檔，但是動(dòng)態(tài)部分重構(gòu)技術(shù)比較新，還缺乏公認(rèn)成熟可靠的設(shè)計(jì)流程，在一定程度上制約了動(dòng)態(tài)部分可重構(gòu)系統(tǒng)的開發(fā)。本文選擇在Xilinx Virtex-II ProXC2VP30平臺(tái)上利用動(dòng)態(tài)部分重構(gòu)技術(shù)實(shí)現(xiàn)一個(gè)過程級(jí)動(dòng)態(tài)部分可重構(gòu)系統(tǒng)，對(duì)如何利用內(nèi)部配置訪問通道(Internal Configuration Access Port，ICAP)對(duì)OPB(On-Chip Peripheral Bus)總線

4、上的加密IP(Intellectual Property)模塊進(jìn)行動(dòng)態(tài)重構(gòu)作了詳細(xì)的介紹，主要完成的研究工作包括： (1)建立了一個(gè)可靠的，模塊化的動(dòng)態(tài)部分重構(gòu)設(shè)計(jì)流程，包括建立初始硬件平臺(tái)、靜態(tài)與重構(gòu)模塊的劃分與設(shè)計(jì)、模塊生成與系統(tǒng)組裝等步驟。 (2)利用基于Slice的總線宏解決了靜態(tài)模塊與重構(gòu)模塊通信的關(guān)鍵問題。針對(duì)傳統(tǒng)的基于TBUF的總線宏在通信效率和信號(hào)控制方面存在的缺陷，本文根據(jù)系統(tǒng)重構(gòu)的需要實(shí)現(xiàn)了基于Sli