外接式混合信號分析儀的邏輯分析模塊硬件設計.pdf

1、混合信號分析儀作為一種新型的測試儀器，兼具邏輯分析儀的數(shù)據(jù)域分析能力和數(shù)字存儲示波器的時域分析功能，被廣泛應用于測試領域。基于USB（Universal Serial Bus）接口的外掛式虛擬測試儀器因具有低成本、易攜帶和易擴展等特點而逐漸成為廉價型虛擬儀器系統(tǒng)的主流。
　　外接式混合信號分析儀主要由邏輯分析模塊和示波器模塊兩個部分組成。本課題研制目標是邏輯分析模塊的硬件部分設計。重點討論了邏輯分析模塊的整體方案設計、大容量高速數(shù)

2、據(jù)采集、存儲電路設計以及混合觸發(fā)電路的設計。其中，信號模擬波形與信號邏輯波形的采集基于同一個主時鐘，保證了采集數(shù)據(jù)的相關性；在波形顯示界面上也采用相同的時基，保證了模擬波形與邏輯波形具有相同的時間基準；在混合觸發(fā)電路中產(chǎn)生的觸發(fā)信號同步觸發(fā)兩個采集模塊，使模擬波形與邏輯波形的采集窗口（相對于觸發(fā)點）一致以及采用串并轉(zhuǎn)換技術(shù)實現(xiàn)高速采樣是本設計的創(chuàng)新點。
　　本文的主要工作內(nèi)容有：
　　1．數(shù)據(jù)采集通道部分設計：包括邏輯探頭的

3、設計、輸入信號的數(shù)字化處理、門限電平產(chǎn)生電路和數(shù)字模擬信號復用電路的設計。該部分實現(xiàn)了邏輯分析模塊的前端信號采集和處理，同時為示波器模塊提供一路信號輸入。
　　2．數(shù)據(jù)采集與控制模塊設計：該部分是邏輯分析模塊的核心部分，主要在FPGA中實現(xiàn)。包括時鐘電路的設計、定時/狀態(tài)分析采樣電路的實現(xiàn)、混合觸發(fā)電路設計以及存儲控制電路的設計。
　　3．USB接口電路設計：該部分分析了USB協(xié)議的基本特性、USB接口芯片與數(shù)據(jù)采集電路部分