存儲控制系統(tǒng)性能優(yōu)化技術(shù)研究.pdf

1、近年來，處理器內(nèi)核的工作頻率及處理器內(nèi)部指令執(zhí)行并行度的不斷增加，使單位時間內(nèi)處理器內(nèi)核的訪存頻度不斷增加，導(dǎo)致處理器對訪存效率的要求也越來越高。然而，與處理器性能提高的速度相比，內(nèi)存設(shè)備工作效率提高的速度相當(dāng)緩慢。目前，內(nèi)存訪問的較長延時和較低帶寬已經(jīng)成為制約計算機(jī)系統(tǒng)性能提高的主要因素，因此，對控制內(nèi)存設(shè)備的存儲控制系統(tǒng)進(jìn)行性能優(yōu)化方面的研究是非常有意義的。 本文從減少系統(tǒng)訪存延時和增加系統(tǒng)訪存帶寬的角度出發(fā)，結(jié)合龍芯2號處理器運

2、行SPEC CPU2000測試程序時的內(nèi)存訪問行為，系統(tǒng)地研究了存儲控制系統(tǒng)的性能優(yōu)化技術(shù)。本文的主要貢獻(xiàn)及創(chuàng)新點如下： 1．利用現(xiàn)代內(nèi)存設(shè)備所支持的訪問模式(Close page模式/Open page模式)以及內(nèi)存設(shè)備中多個存儲體(bank)可以并發(fā)訪問的特性，結(jié)合龍芯2號處理器運行SPECCPU2000測試程序時的內(nèi)存訪問行為特征，提出了一種基于存儲體訪問歷史表的動態(tài)內(nèi)存設(shè)備page管理策略以提高內(nèi)存設(shè)備的訪問效率。 2．提出

3、了一種在存儲控制系統(tǒng)中實現(xiàn)的預(yù)取結(jié)構(gòu)。該預(yù)取電路基于stream buffer預(yù)取技術(shù)，結(jié)合龍芯2號處理器運行SPEC CPU2000測試程序時的內(nèi)存訪問行為特征來對訪存stream進(jìn)行定位。為了減少預(yù)取操作對系統(tǒng)有效訪存帶寬的負(fù)面影響，在預(yù)取電路中利用動態(tài)page管理電路所提供的內(nèi)存設(shè)備page狀態(tài)信息對預(yù)取操作的發(fā)起時機(jī)進(jìn)行了管理。 3．結(jié)合目前龍芯2號處理器系統(tǒng)總線的相關(guān)特征，提出了一種在存儲控制系統(tǒng)內(nèi)部實現(xiàn)的寫緩存技術(shù)以提高系

4、統(tǒng)的有效訪存帶寬。 4．提出了一種基于Split transaction技術(shù)并且與目前龍芯2號處理器系統(tǒng)總線協(xié)議相結(jié)合的系統(tǒng)總線傳輸協(xié)議。在改進(jìn)的系統(tǒng)總線傳輸協(xié)議中，通過簡潔的握手機(jī)制保證了系統(tǒng)總線上多個讀操作所對應(yīng)的命令與數(shù)據(jù)被分離交疊地傳輸。 論文對上述優(yōu)化策略進(jìn)行了大量的實驗和測試。實驗結(jié)果表明：動態(tài)page管理策略、預(yù)取技術(shù)以及寫緩存技術(shù)結(jié)合在一起，可使龍芯2號處理器的有效訪存帶寬提高近一倍，并且使龍芯2號處理器運行SPEC