B3G射頻-基帶接口的設計.pdf

1、在B3G項目(國家“863”FuTURE計劃)中，電子科技大學負責下行鏈路設計，主要是基于現(xiàn)場可編程門陣列(FPGA)進行開發(fā)。B3G的接收機從射頻前端接收到數(shù)據(jù)后傳輸?shù)交鶐Р糠?，再通過各個數(shù)字信號處理模塊完成所需要的接收工作。在射頻與基帶之間需要一個接口，來協(xié)調(diào)處理他們之間的運作。 本文討論的B3G射頻基帶接口硬件是基于Xilinx Virtex-Ⅱ ProVP70的FPGA進行開發(fā)的。在整個設計中用到了該FPGA內(nèi)嵌的Pow

2、erPC405硬核，這可以極大的方便整個設計過程。基帶射頻接口通過SPI協(xié)議來傳輸射頻控制字符；此外還加入了一個串口控制器，用其完成對射頻數(shù)據(jù)的監(jiān)控；為了方便B3G射頻基帶接口的調(diào)試，將ChipScopeTM核也嵌入到了平臺中。 第一章概述了本文的研究背景、課題來源，并介紹了整篇論文的研究方向與最終成果。 第二章詳細介紹了與該接口相關(guān)的自動增益控制(AGC)、自動頻偏控制(AFC)、自動功率控制(APC)的基本原理與其在

3、B3G系統(tǒng)中的要求。同時根據(jù)B3G的特點與實際測試的結(jié)果，進行了多方面性能上的改進。 第三章是整個論文的核心，它對整個B3G射頻基帶接口的設計做了詳細的討論。整個接口的設計在本章中分成了Verilog代碼部分與PowerPC405部分。前者主要是完成AGC所需的信號能量累加計算、頻偏值的傳遞等工作，后者則是完成具體的AGC、AFC、APC控制字符的計算，并將其發(fā)送出去；在整個PowerPC部分還加入了一個RS232模塊，可以通過