面向微處理器驗(yàn)證的分層隨機(jī)激勵技術(shù)的設(shè)計研究.pdf

1、隨著嵌入式系統(tǒng)功能日益增強(qiáng)，設(shè)計復(fù)雜度和上市時間(TTM)之間的矛盾逐漸突出，提高功能測試驗(yàn)證的效率和覆蓋率是當(dāng)前數(shù)字集成電路研究的熱門領(lǐng)域。本文以嵌入式CPU的驗(yàn)證為背景，探索數(shù)字集成電路功能驗(yàn)證的激勵產(chǎn)生方法，提出一種基于層次化架構(gòu)的受限約束隨機(jī)激勵產(chǎn)生方法，可增強(qiáng)激勵產(chǎn)生的目的性和提升覆蓋率，從而提高處理器的驗(yàn)證效率。主要研究內(nèi)容和創(chuàng)新點(diǎn)包括：
　　 1．層次化的隨機(jī)約束技術(shù)。在分層架構(gòu)下將直接激勵針對性強(qiáng)和普通受限隨機(jī)激

2、勵測試方便的優(yōu)點(diǎn)相結(jié)合，實(shí)現(xiàn)從底層處理器信號級到高層處理器系統(tǒng)級隨機(jī)激勵的逐層抽象，提高測試激勵的質(zhì)量和有效性。該技術(shù)通過測試層、場景層、功能層和指令層，提供靈活的約束參數(shù)配置接口，解決嵌入式CPU驗(yàn)證中傳統(tǒng)受限隨機(jī)激勵方法所面臨的參數(shù)配置復(fù)雜度高和針對性低的問題，實(shí)現(xiàn)隨機(jī)測試激勵在不同粒度范圍的高效可控，縮減測試激勵搜索空間，加快驗(yàn)證的收斂速度。
　　 2．可配置功能庫技術(shù)。通過抽象處理器內(nèi)部邏輯和外部通信功能，以處理器功能單

3、元為隨機(jī)激勵的構(gòu)建基礎(chǔ)，產(chǎn)生基于指令和通信接口行為操作的測試序列流。該技術(shù)利用處理器計算與通信的正交性原則，構(gòu)建復(fù)雜的處理器模擬運(yùn)行環(huán)境，擴(kuò)大測試覆蓋空間。功能庫將測試案例的約束編寫與具體的處理器功能實(shí)現(xiàn)方法相分離，減少隨機(jī)測試向量數(shù)目，并可重用于系列處理器驗(yàn)證過程中，顯著提高處理器驗(yàn)證效率。
　　 該分層隨機(jī)激勵產(chǎn)生技術(shù)成功應(yīng)用于CKCore微處理器的功能驗(yàn)證平臺。實(shí)驗(yàn)結(jié)果表明：該方法與創(chuàng)痛受限隨機(jī)激勵相比，在功能覆蓋率相同的