時(shí)分交換的新型FPGA互連結(jié)構(gòu)研究.pdf

1、現(xiàn)場可編程門陣列(FPGA)以其獨(dú)特的可編程特性、低掩膜成本、快速產(chǎn)品開發(fā)、方便產(chǎn)品升級(jí)等優(yōu)勢(shì)成為過去二十年中迅速發(fā)展的數(shù)字系統(tǒng)核心。FPGA的結(jié)構(gòu)決定其獨(dú)特的可編程性能，而在大規(guī)模FPGA芯片中，可編程互連資源占據(jù)整個(gè)芯片70％的面積和60％的延時(shí)，因此互連資源的結(jié)構(gòu)很大程度上決定了FPGA芯片的性能，是FPGA設(shè)計(jì)的重中之重。
　　 本文總結(jié)了國內(nèi)外FPGA互連資源的研究現(xiàn)狀，指出傳統(tǒng)互連結(jié)構(gòu)的特點(diǎn)是通過空間上的大量冗余以滿

2、足實(shí)現(xiàn)各種電路連接的靈活性，造成大量互連資源的浪費(fèi)。隨著FPGA的規(guī)模越來越大，傳統(tǒng)互連結(jié)構(gòu)成為提升速度和密度的瓶頸。本文在時(shí)分復(fù)用、源同步傳輸、串行流水線技術(shù)的基礎(chǔ)上，結(jié)合通信系統(tǒng)中的時(shí)隙交換原理，提出一種新型時(shí)分交換FPGA(時(shí)分交換即基于時(shí)分復(fù)用的時(shí)隙交換，簡稱TDE-FPGA)的互連結(jié)構(gòu)。這種新型互連結(jié)構(gòu)可以減少互連資源占用芯片的面積、降低設(shè)計(jì)復(fù)雜性、提高可靠性，為開發(fā)新型的高邏輯密度、高性能FPGA產(chǎn)品打下基礎(chǔ)。若該研究能在國

3、產(chǎn)FPGA芯片中推廣應(yīng)用，將為FPGA器件的國產(chǎn)化帶來巨大的社會(huì)效益和經(jīng)濟(jì)效益。
　　 首先提出TDE－FPGA的整體硬件架構(gòu)：在傳統(tǒng)FPGA的互連資源中添加時(shí)隙交換單元、時(shí)分復(fù)用單元、串化器、解串器等關(guān)鍵電路，以支持本文提出的時(shí)分交換思想。并采用TSMC65nm工藝庫對(duì)關(guān)鍵電路進(jìn)行仿真，仿真結(jié)果證實(shí)了TDE-FPGA互連結(jié)構(gòu)的設(shè)計(jì)思想。
　　 然后將TDE-FPGA中的時(shí)分交換互連結(jié)構(gòu)轉(zhuǎn)換為等價(jià)的空間交換互連結(jié)構(gòu)，建立

4、等價(jià)參數(shù)化空間交換模型，在CAD工具VPR的基礎(chǔ)上改進(jìn)算法和程序，建立新型TDE-FPGA的軟件模型TDE-VPR。
　　 最后在軟件模型TDE－VPR的基礎(chǔ)上，對(duì)TDE-FPGA結(jié)構(gòu)進(jìn)行評(píng)估。將20個(gè)MCNC標(biāo)準(zhǔn)測(cè)試電路集在TDE-VPR中進(jìn)行布局布線，比較TDE-FPGA與傳統(tǒng)FPGA結(jié)構(gòu)布局布線成功所需的最小通道寬度數(shù)量Wmin，結(jié)果顯示TDE-FPGA可以減少Wmin數(shù)量，減少互連資源，提高布通率，而且復(fù)用度越高，時(shí)分交