一種RISC結(jié)構(gòu)8位單片機(jī)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文采用自頂向下(Top-Down)的設(shè)計(jì)方法,給出了一個(gè)完整的RISC結(jié)構(gòu)8位單片機(jī)的電路IP核.系統(tǒng)在總線方面采用了數(shù)據(jù)總線與指令總線相分離的哈佛雙總線結(jié)構(gòu)；在頂層時(shí)鐘資源的分配上采用了取址、譯碼執(zhí)行的兩級流水線結(jié)構(gòu)；在指令系統(tǒng)方面采用了僅35條指令易于學(xué)習(xí)使用的精簡指令集方案.頂層上的這種設(shè)計(jì)思想,極大有利于硬件資源在全系統(tǒng)內(nèi)的共享,從而簡化了電路結(jié)構(gòu),并保證了指令執(zhí)行的單周期性,最終達(dá)到了降低功耗,提高系統(tǒng)運(yùn)行速度的設(shè)計(jì)目的.文

2、中各章節(jié)分別對系統(tǒng)架構(gòu)、子模塊劃分、模塊設(shè)計(jì)與仿真、邏輯綜合以及系統(tǒng)仿真等內(nèi)容作了詳細(xì)的介紹.設(shè)計(jì)過程中,在不影響電路功能的前提下,本著結(jié)構(gòu)精簡的原則,以結(jié)構(gòu)優(yōu)化來提高速度,并優(yōu)化面積,盡可能減少實(shí)際使用的門數(shù),從而為降低功耗做出貢獻(xiàn). 對地址多址器、控制器、算術(shù)邏輯單元等幾個(gè)模塊進(jìn)行的深入研究,改善了它們的電路結(jié)構(gòu),尤其是算術(shù)邏輯單元的改進(jìn),打破了系統(tǒng)性能提高的瓶頸.比較器控制電路的順利完成,將極大拓寬該單片機(jī)的應(yīng)用領(lǐng)域.本人