基于二元決策圖的組合電路測(cè)試生成方法研究.pdf

1、隨著集成電路設(shè)計(jì)方法和工藝技術(shù)的提高,數(shù)字系統(tǒng)的性能越來(lái)越強(qiáng),集成度也在迅速提高.特別是在系統(tǒng)芯片SoC出現(xiàn)以后,業(yè)界對(duì)縮短芯片的設(shè)計(jì)開(kāi)發(fā)周期、縮小產(chǎn)品體積及提高系統(tǒng)性能等方面的要求日益加劇.這種高速的發(fā)展也對(duì)測(cè)試提出了嚴(yán)峻的考驗(yàn),有效地進(jìn)行測(cè)試生成成為提高測(cè)試質(zhì)量和測(cè)試速度的關(guān)鍵問(wèn)題. 近年來(lái)隨著B(niǎo)DD的理論和結(jié)構(gòu)的完善,為其在集成電路設(shè)計(jì)和測(cè)試領(lǐng)域中的應(yīng)用提供了基礎(chǔ).這其中包括集成電路的設(shè)計(jì)驗(yàn)證、邏輯綜合及測(cè)試生成等方面.

2、 本文的主要工作如下:·介紹了集成電路測(cè)試的基本原理及分類(lèi)、測(cè)試所針對(duì)的故障模型、故障壓縮及測(cè)試中用于評(píng)估的常用度量.在集成電路測(cè)試部分重點(diǎn)介紹了主要的測(cè)試生成算法.隨后對(duì)BDD的基礎(chǔ)知識(shí)和相關(guān)操作算法做了闡述和討論.·對(duì)BDD的變量排序優(yōu)化算法做了初步的研究.在對(duì)BDD的精確算法進(jìn)行研究的基礎(chǔ)上,利用布爾函數(shù)中相鄰對(duì)稱(chēng)變量的性質(zhì),對(duì)精確排序算法進(jìn)行改進(jìn),消除了原算法的冗余操作.經(jīng)實(shí)驗(yàn)證明,本方案在繼承了原算法數(shù)學(xué)嚴(yán)密性和最優(yōu)解優(yōu)

3、點(diǎn)的同時(shí),有效降低了BDD變量排序的運(yùn)算時(shí)間開(kāi)銷(xiāo).·在對(duì)BDD和測(cè)試生成的布爾差分法研究的基礎(chǔ)上,根據(jù)BDD的結(jié)構(gòu)特點(diǎn)對(duì)布爾差分思想進(jìn)行改進(jìn),提出針對(duì)單固定型故障的測(cè)試生成方法.在完整電路的處理上,通過(guò)原始輸入(PI)和原始輸出(PO)的依賴關(guān)系對(duì)電路進(jìn)行分塊處理.在各塊子電路的處理中通過(guò)故障模擬進(jìn)行故障摘除,從而減少需要處理的目標(biāo)故障,降低了運(yùn)算的復(fù)雜性.通過(guò)對(duì)ISCAS.85部分電路的實(shí)驗(yàn)結(jié)果表明,此方案能夠?qū)M合電路進(jìn)行有效的測(cè)試