由被測電路自己產(chǎn)生測試向量的自動測試生成方法研究.pdf

1、近年來，集成電路芯片向著深亞微米、納米方向發(fā)展，其功能日益復(fù)雜，集成密度成倍增加。這樣的發(fā)展趨勢一方面使得集成電路越來越精密，功能日漸強大，方便人們的生產(chǎn)生活；另一方面，復(fù)雜的內(nèi)部結(jié)構(gòu)，高速的系統(tǒng)時鐘也給電路的測試帶來了巨大的困難。 隨著傳統(tǒng)的測試方法越來越無法跟上集成電路發(fā)展的腳步，人們提出了可測試性設(shè)計：即在電路設(shè)計時，就充分考慮電路如何測試的問題，使得電路在生產(chǎn)出來以后能比較容易地被測試。掃描路徑測試(Scan Path

2、Test，SPT)、邊界掃描測試(Boundary Scan Test，BST)、內(nèi)建自測試(Build In SelfTest，BIST)是常用的幾種可測試性設(shè)計技術(shù)。另一方面，隨著集成電路測試問題的復(fù)雜化，遺傳算法作為一種成熟的優(yōu)化算法，近年來也被廣泛應(yīng)用于集成電路測試領(lǐng)域，解決了許多實際問題。 本文在闡述數(shù)字電路測試和遺傳算法的基本理論的基礎(chǔ)上，分析了BIST技術(shù)尤其是LFSR(Linear Feedback Shift

3、Register)和存儲式TPG(Test Pattern Generator)相結(jié)合的混合BIST技術(shù)的基本原理。針對這些測試技術(shù)中存在的一些問題，提出了一種由被測電路(Circuit Under Test,CUT)自己產(chǎn)生測試向量的自動測試生成方法。該方法將被測電路不僅僅看作是被測的對象，而且將其當(dāng)成是一種可利用的資源。該方法使用寄存器捕獲電路部分內(nèi)部節(jié)點對當(dāng)前測試向量的響應(yīng)，并反饋到原始輸入端作為下一個測試向量。通過這樣的一種“自

4、反饋”結(jié)構(gòu)，被測電路在施加了第一個測試向量后，后續(xù)的測試向量可以自動生成，有效的避免了存儲所有的測試向量所帶來的巨大開銷。 文章以C17電路為例，詳細介紹了該方法的基本思想及具體的實施過程。并結(jié)合測試集海明距離和電路節(jié)點偏移率，給出了一個可行的基于遺傳算法的測試向量生成算法。通過對benchmark 85基準電路的實驗，證明該算法能夠在較短時間內(nèi)尋找到一種近似最優(yōu)的反饋方式，該反饋方式所確定的測試集能在較短的向量長度下達到較高的

5、故障覆蓋率。 文章中還提出了非分段重播種、分段重播種及重換反饋組合等多種方法，對偽隨機向量故障覆蓋率不足的問題進行改進，并進行了相關(guān)的實驗。最后，本文參照LFSR和存儲式TPG相結(jié)合的混合BIST，提出使用精簡后的MINTEST測試集作為對通過“自反饋”結(jié)構(gòu)生成的測試集的補充，來完成對電路剩余故障的測試。相關(guān)的實驗數(shù)據(jù)表明，該方法在不降低故障覆蓋率的情況下，測試向量總長度和ROM大小相比較LFSR和存儲式TPG相結(jié)合的混合BIS