已閱讀1頁,還剩85頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、本論文主要進行了一種40/32位擴展精度、高速高性能的浮點數/整數ALU的設計研究工作,它主要應用于數字信號處理器(DSP)芯片中.文章從DSP芯片的指令集、數據格式、浮點運算入手,確定出進入ALU中總線的數據格式和所要完成的指令;同時依據芯片對ALU的功能和性能要求,從三個層次進行了ALU的設計:一是系統(tǒng)級上ALU硬件體系/硬件算法的確定,二是RTL數據路徑和控制單元的設計,三是構成ALU關鍵路徑的加法器的電路級設計.在系統(tǒng)級設計中,
2、確定ALU所采用的數據格式,并給出此種數據格式和IEEE754相互轉換的方法;同時根據DSP芯片的指令集,確定ALU部件所要實現的由84條指令所構成的指令集合;并依據DSP的指令碼的特點確定出ALU的硬件體系.在寄存器傳輸級(RTL)設計中,首先將84條指令的實現方式分成八類基本的硬件算法,之后將上述的八類硬件算法進行合成和歸納,并在此基礎上較為詳細的給出整塊ALU的數據路徑和控制單元中各個功能模塊的設計,這個過程涉及指令劃分和資源共享
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位浮點DSP處理器ALU研究及其IP核設計.pdf
- 浮點32位ALU研究及IP設計.pdf
- 32位高性能M-DSP浮點ALU的設計優(yōu)化與驗證.pdf
- 32位浮點DSP控制通路設計.pdf
- 高性能浮點DSP中ALU的研究與設計.pdf
- 一種32位DSP cache的設計與驗證技術研究.pdf
- 高性能DSP中32位浮點乘法器的設計與實現.pdf
- 32位浮點DSP處理器DMA模塊設計研究.pdf
- 32位浮點DSP數據通路的研究與設計.pdf
- 用FPGA開發(fā)32位浮點處理器DSP32C.pdf
- 浮點32位DSP中DMA模塊IP建庫技術研究.pdf
- 基于32位浮點DSP的變壓器保護的研制.pdf
- 32位浮點加法器的優(yōu)化設計.pdf
- 一種嵌入式32位微控器的SDIO接口設計.pdf
- 浮點32位并行乘法器設計與研究.pdf
- 一種8位MCU設計.pdf
- 一種12位中速DAC的設計.pdf
- 一種32位嵌入式RISC處理器內核的設計實現.pdf
- 32位高速浮點乘法器設計技術研究.pdf
- 一種八位MCU的設計.pdf
評論
0/150
提交評論