甚低功耗SAR ADC的結構設計與控制技術.pdf

1、基于片上系統(tǒng)和微控制芯片對其內(nèi)部A/D轉(zhuǎn)換器的低功耗要求，本文在分析傳統(tǒng)逐次逼近型ADC結構原理和功耗特性的基礎上，嘗試設計了一種新穎的甚低功耗SAR ADC電路結構，該ADC利用電荷分享技術實現(xiàn)數(shù)據(jù)的采樣/保持和逐次逼近轉(zhuǎn)換過程，同時采用了異步時序控制技術代替?zhèn)鹘y(tǒng)的同步時序控制方式，對SAR控制邏輯進行優(yōu)化設計，使其在功耗和速度方面都達到優(yōu)良的性能。 采用該新型甚低功耗SAR ADC的系統(tǒng)結構和控制技術，從低功耗的設計角度出發(fā)

2、，基于SMIC 0.18μm CMOS工藝，完成了一個8bit、15Msps SAR ADC的芯片電路設計，其中包括采樣/保持電路、充電電容陣列，比較器，時序控制邏輯等模塊。在Cadence平臺上進行仿真分析，結果表明，該ADC在15Msps的采樣率下正常工作，其平均功耗僅為518μW，F(xiàn)OM值為0.18pJ/Cony。與傳統(tǒng)的SAR ADC相比，該新型SAR ADC不僅達到了甚低功耗的設計要求，而且其綜合性能指標也大大得到了提升。通過