基于令牌加固的自恢復(fù)容錯(cuò)控制器設(shè)計(jì)研究.pdf

1、隨著集成電路的特征尺寸進(jìn)入納米量級(jí)，持續(xù)降低的工作電壓、急劇升高的工作頻率以及明顯提高的集成密度等原因，導(dǎo)致軟錯(cuò)誤率快速攀升。作為集成電路關(guān)鍵的應(yīng)用領(lǐng)域之一，也是微處理器的核心部分，控制器對(duì)于軟錯(cuò)誤的容忍能力直接決定了微處理器芯片乃至整個(gè)系統(tǒng)的健壯性。另外，集成電路設(shè)計(jì)規(guī)模和設(shè)計(jì)復(fù)雜度的不斷上升，使得傳統(tǒng)的自動(dòng)測(cè)試設(shè)備成本持續(xù)增加，對(duì)控制器的測(cè)試尤為困難。因此，具有自恢復(fù)、內(nèi)建自測(cè)試等容錯(cuò)性能的控制器設(shè)計(jì)研究越來(lái)越受到人們的關(guān)注。

2、 軟錯(cuò)誤主要分為單事件翻轉(zhuǎn)(SEU)和單事件瞬態(tài)(SET)兩類。本文對(duì)容SEU控制器的設(shè)計(jì)展開(kāi)了研究，主要工作如下： 首先，對(duì)Chaitin's染色算法加以改進(jìn)之后編程實(shí)現(xiàn)，用于有限狀態(tài)機(jī)的拆分，程序可自動(dòng)生成供綜合、仿真之用的各種自恢復(fù)結(jié)構(gòu)的Verilog及其他文件。 其次，將三模冗余(TMR)和雙模冗余(DMR)兩種容錯(cuò)結(jié)構(gòu)分別與令牌控制邏輯相結(jié)合，提出兩種令牌加固(Hardening Token)容錯(cuò)結(jié)構(gòu)，即三模

3、冗余令牌結(jié)構(gòu)(TMR-Token)和雙模冗余令牌結(jié)構(gòu)(DMR-Token)。它們對(duì)發(fā)生在狀態(tài)寄存器的SEU可以通過(guò)自恢復(fù)機(jī)制實(shí)現(xiàn)容錯(cuò)；當(dāng)令牌寄存器發(fā)生SEU時(shí)，TMR-Token結(jié)構(gòu)由于將令牌寄存器復(fù)制了三份，通過(guò)voter單元可以過(guò)濾掉其中一個(gè)備份的SEU從而保證令牌輸出正確，而DMR-Token結(jié)構(gòu)的C-element單元?jiǎng)t利用兩個(gè)備份寄存器內(nèi)容的不一致性阻塞SEU對(duì)令牌輸出的影響。 最后，對(duì)Bypass Pipeline(