基于FPGA的關(guān)節(jié)伺服控制器容錯(cuò)技術(shù)研究.pdf

1、隨著計(jì)算機(jī)技術(shù)和大規(guī)模集成電路的飛速發(fā)展，伺服控制器在提高性能的同時(shí)也增加了復(fù)雜性，給系統(tǒng)的可靠性設(shè)計(jì)帶來(lái)了新的挑戰(zhàn)。對(duì)應(yīng)用于特殊環(huán)境下的控制器而言，如何在有限資源的條件下最大限度地實(shí)現(xiàn)容錯(cuò)，同時(shí)又能達(dá)到所要求的性能，是我們所面臨的問(wèn)題。 本論文根據(jù)六自由度機(jī)器人關(guān)節(jié)伺服控制器的可靠性要求，對(duì)其容錯(cuò)技術(shù)進(jìn)行了研究。首先分析了系統(tǒng)冗余結(jié)構(gòu)的基本類型，并運(yùn)用馬爾科夫模型對(duì)各冗余結(jié)構(gòu)的可靠性進(jìn)行了計(jì)算研究，并據(jù)此提出了一種雙機(jī)動(dòng)態(tài)冗余

2、容錯(cuò)的系統(tǒng)設(shè)計(jì)方案。同時(shí)，以NMR結(jié)構(gòu)解決關(guān)鍵部件造成的單點(diǎn)故障的問(wèn)題，并設(shè)計(jì)了一種用于NMR的自重構(gòu)自校驗(yàn)表決電路，在提高冗余部件利用率的同時(shí)增加了校驗(yàn)機(jī)制，并避免引入外部的信號(hào)增加設(shè)計(jì)復(fù)雜度。最后，本文給出了控制器的硬件研制過(guò)程。并借助模塊化關(guān)節(jié)測(cè)試平臺(tái)對(duì)系統(tǒng)在多種故障情況下的容錯(cuò)性能進(jìn)行了驗(yàn)證。 本系統(tǒng)采用FPGA作為中央控制器件，利用Vorilog語(yǔ)言將相關(guān)容錯(cuò)策略以硬件電路的方式實(shí)現(xiàn)。并借助NIOSll軟核和SOPC技