一種新型集成電路銅互連方法的研究.pdf

1、集成電路的發(fā)展趨勢是集成密度的不斷增加，伴隨著特征尺寸的不斷減小，互連延遲已經(jīng)成為影響芯片速度的主要因素之一，而其中全局互連的時(shí)間延遲大大超過了局域互連的貢獻(xiàn)，成為決定芯片最終性能的決定因素。各種降低互連延遲的技術(shù)方法都是目前研究的熱點(diǎn)。 降低互連延遲主要從工藝和設(shè)計(jì)兩方面進(jìn)行，本文從工藝方面入手，主要針對全局互連尺寸，將MEMS器件設(shè)計(jì)理念應(yīng)用于銅互連引線架構(gòu)，結(jié)合掩膜電鍍、化學(xué)機(jī)械拋光（CMP）及犧牲層技術(shù)制備了銅互連鏤空結(jié)

2、構(gòu)。進(jìn)行了銅線通孔結(jié)構(gòu)三氧化二鋁填充物的CMP實(shí)驗(yàn)，滿足了后續(xù)光刻工藝和最后濕法刻蝕工藝的要求。在3μm-4μm左右厚度的氧化鋁填充銅線通孔結(jié)構(gòu)情況下，拋光時(shí)間約為30分鐘。進(jìn)行了氧化鋁作為犧牲層材料的濕法刻蝕研究。以三氧化二鋁為犧牲層材料，用濃磷酸或KOH溶液進(jìn)行濕法刻蝕，不僅在互連的金屬間介質(zhì)層而且在層內(nèi)介質(zhì)層都形成了鏤空結(jié)構(gòu)。本文最終制備了針對芯片全局互連尺寸的多層銅互連鏤空結(jié)構(gòu)。 為了評價(jià)銅鏤空互連結(jié)構(gòu)降低互連延遲性能的

3、情況，本文利用微細(xì)加工技術(shù)制備了四種不同填充介質(zhì)的測試結(jié)構(gòu)，測試了四種不同介質(zhì)，二氧化硅、聚酰亞胺、FOX15（一種HSQ樹脂，低k介質(zhì)）、空氣互連的電容。空氣為介質(zhì)時(shí)可以極大的減小互連線層內(nèi)電容，相對傳統(tǒng)的二氧化硅介質(zhì)互連，可將線層內(nèi)電容降低約50％，F(xiàn)OX15為介質(zhì)時(shí)相對二氧化硅可將互連線層內(nèi)電容降低約23％。用ANSYS有限元軟件模擬結(jié)果和實(shí)驗(yàn)數(shù)據(jù)吻合較好，并且模擬得出隨著互連線層間和層內(nèi)距離比值的增大，互連電容將主要由互連線層內(nèi)