可重構配置的并行計算機設計.pdf

1、計算機是科學家為了解決手工計算器無法勝任的工作而造出來的工具。隨著科學家對計算機處理能力要求越來越高，僅僅依靠科學家來設計新的計算機已經(jīng)遠遠滿足不了科學計算的需求。計算機的發(fā)展走上了商業(yè)之路，并取得了巨大的成功。世界上現(xiàn)有的超級計算機基本上都是商業(yè)化的產(chǎn)物。 盡管商業(yè)化的超級計算機處理性能越來越高，但在粒子物理、分子生物學、氣象學等方面，商用超級計算機已顯出明顯的不足，體現(xiàn)在三個方面：(1)處理性能并不能得到很好的利用，一般利用

2、率都為5％～10％(2)在大型物理試驗以及分子DNA排序等領域，由于需要大量的矢量輸入數(shù)據(jù)，而現(xiàn)有計算機系統(tǒng)的IO輸入能力滿足不了這些領域的需求(3)在很多場合(例如聲納處理)，要求計算機系統(tǒng)處理能力高，占用空間小，計算機硬件能夠根據(jù)實際需求進行重構配置。因此如何設計利用效率高，滿足科學計算需求并能夠根據(jù)不同需求進行重新配置的并行計算機是將來并行計算機發(fā)展的一個方向。 本論文闡述了一個可重構配置并行計算機的設計。并行計算機采用三

3、層通信的模式，計算節(jié)點采用具有軟CPU核的現(xiàn)場可編程門陣列FPGA。 本文的緒論介紹了項目選題的出發(fā)點以及選題的意義，并對設計的并行計算機系統(tǒng)作了簡要的介紹。該項目的應用場合在該部分也給出了描述。 第一章介紹了計算機的發(fā)展歷史以及發(fā)展并行計算機的必要性。對并行計算機的發(fā)展歷程作了簡要的回顧并對并行機將來的發(fā)展方向給出了預測。在最后對并行計算機的分類作了簡要的描述。 并行計算機的節(jié)點設計是一個基于AlteraCyc

4、loneFPGA的數(shù)字系統(tǒng)設計，節(jié)點與節(jié)點之問的通信也是由FPGA邏輯來完成。在論文的第二章，從大規(guī)模數(shù)字電路設計方法介紹入手，闡述了基于可編程邏輯設計的SOPC(SystemonaProgrammableChip)理念，在SOPC設計中最主要的是如何采用現(xiàn)成的軟IP核以及利用開發(fā)平臺。本章最后對并行計算機節(jié)點采用的NIOSCPU系統(tǒng)的特性、開發(fā)以及仿真作了說明。 本論文的第三章詳細介紹了計算機互連網(wǎng)絡的四個特征。并在此基礎上根

5、據(jù)我們設計的特殊性，分析了基于FPGA的并行計算機應該采用怎么樣的互連網(wǎng)絡，并給出這種選擇的原因。我們的并行計算機采用三層的設計結構：第一層是基本處理單元(BPU)，由多個計算節(jié)點(FPGA)通過二維網(wǎng)格互連組成，各個節(jié)點利用本文提出的二維網(wǎng)格互連總線以及協(xié)議通過消息傳遞的機制進行通信，信包在節(jié)點的轉(zhuǎn)發(fā)采用蟲洞(worm-hole)的轉(zhuǎn)發(fā)模式，路由算法采用免死鎖的確定性路由算法；第二層采用交叉開關的通信模式，各個BPU通過PICMG2.

6、16背板和交換開關進行通信，多個BPU構成一個cPCI機箱；第三層是機箱的通信，機箱之間采用以太網(wǎng)進行相互通信。 本論文在第四章給出了并行計算機的硬件設計，主要包括BPU的設計以及千兆位交叉開關的設計，這一章是本論文的設計重點。每個BPU板卡由5個FPGA組成，每個FPGA都有各自的存儲器、二維網(wǎng)格互連接口以及一些IO設備。由于BPU板卡之間是通過千兆位交叉開關進行通信，如何設計如此高速的電路就成為電路設計的難點。信號完整性的分

7、析與仿真就成為硬件設計必不可少的部分。 在論文的第五章，對并行計算機的邏輯設計作了詳細的介紹，并行計算機采用模塊化的設計方式。并行計算機的邏輯設計包括NIOSCPU系統(tǒng)設計，二維網(wǎng)格互連總線邏輯設計，信包自動切分的DMA邏輯，千兆位收發(fā)器控制邏輯以及交叉開關邏輯。 本論文的最后一章給出并行計算機的部分測試結果，由于該并行計算機僅僅還是一個樣機，因此很多地方還需要改進和完善。 結束語部分對本全文做了一個回顧，總結了