版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、分類號(hào).UDC編桂林電子科技大學(xué)碩士學(xué)位論文題目基于DDSPLL技術(shù)的線性調(diào)頻信號(hào)發(fā)生器的實(shí)現(xiàn)(英文)_____ImplementationofLFMWavefmGenerat_______________BasedonDDSPLLTechnology________名務(wù)職姓、名生姓師究_研指論文帥張Ml位門類:工學(xué)碩士專業(yè):信號(hào)與信息處理文日期:2011年4月辯時(shí)間:2011年6月年月日摘要摘要波形信號(hào)發(fā)生器是現(xiàn)代電子系統(tǒng)的重要組成部
2、分,基于DDSPLL技術(shù)的波形發(fā)生器廣泛應(yīng)用于通信、測控、導(dǎo)航、雷達(dá)、醫(yī)療等領(lǐng)域。本文首先闡述波形信號(hào)發(fā)生技術(shù)的發(fā)展歷程,對(duì)直接數(shù)字頻率合成技術(shù)DDS典型的系列芯片進(jìn)行了基本性能的比較,同時(shí)又對(duì)鎖相頻率合成技術(shù)中的ADF4360系列鎖相環(huán)芯片進(jìn)行論述;研究DDSPLL的波形產(chǎn)生器技術(shù)的基本原理及其優(yōu)缺點(diǎn);最終選定DDS系列中AD9852芯片和PLL芯片ADF43607作為本文設(shè)計(jì)的波形信號(hào)發(fā)生器的核心芯片。其次,介紹了基于AD9852與
3、ADF43607的波形信號(hào)發(fā)生器的開發(fā)設(shè)計(jì)。具體研究了AD9852和ADF43607的內(nèi)部結(jié)構(gòu)、工作原理等,并詳細(xì)闡述其外圍電路的設(shè)計(jì),如:低通濾波電路,DAC阻抗匹配以及環(huán)路濾波器等,并歸納實(shí)際設(shè)計(jì)中所必要的注意事項(xiàng)。在軟件平臺(tái)上,分別以FPGA和ADF4360Software對(duì)DDS和PLL進(jìn)行編程控制,文中詳盡闡述了兩者的接口和編程,給出了具體的接口設(shè)計(jì)和程控方法。最后,結(jié)合實(shí)際調(diào)試經(jīng)歷,本文介紹了系統(tǒng)調(diào)試的關(guān)鍵步驟和結(jié)果,對(duì)調(diào)試
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于ddspll技術(shù)的線性調(diào)頻信號(hào)發(fā)生器的實(shí)現(xiàn)
- 基于DDS和PLL的射頻信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于DDS跳頻信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于DDS的掃頻信號(hào)發(fā)生器的研究與實(shí)現(xiàn).pdf
- 基于dds技術(shù)的信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)
- 基于dds技術(shù)的信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的DDS信號(hào)發(fā)生器的實(shí)現(xiàn).pdf
- 基于DDS技術(shù)的信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于DDS技術(shù)的信號(hào)發(fā)生器設(shè)計(jì).pdf
- 基于DDS+PLL的寬帶頻率綜合器的設(shè)計(jì).pdf
- 基于DDS的信號(hào)發(fā)生器的研究和實(shí)現(xiàn).pdf
- 基于pll信號(hào)發(fā)生器的設(shè)計(jì)資料
- 基于pll信號(hào)發(fā)生器的設(shè)計(jì)資料
- 基于DDS的信號(hào)發(fā)生器的研制.pdf
- 基于dds函數(shù)信號(hào)發(fā)生器
- 基于PLL信號(hào)發(fā)生器的設(shè)計(jì)資料.txt
- 基于dds的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)
- 基于DDS技術(shù)的任意波形信號(hào)發(fā)生器設(shè)計(jì).pdf
- 基于DDS技術(shù)信號(hào)發(fā)生器的研究與設(shè)計(jì).pdf
- 基于DDS技術(shù)的多功能信號(hào)發(fā)生器研究.pdf
評(píng)論
0/150
提交評(píng)論