基于ddspll技術(shù)的線性調(diào)頻信號發(fā)生器的實現(xiàn)

1、分類號.UDC編桂林電子科技大學(xué)碩士學(xué)位論文題目基于DDSPLL技術(shù)的線性調(diào)頻信號發(fā)生器的實現(xiàn)(英文)_____ImplementationofLFMWavefmGenerat_______________BasedonDDSPLLTechnology________名務(wù)職姓、名生姓師究_研指論文帥張Ml位門類：工學(xué)碩士專業(yè)：信號與信息處理文日期：2011年4月辯時間：2011年6月年月日萬方數(shù)據(jù)摘要摘要波形信號發(fā)生器是現(xiàn)代電子系統(tǒng)的重

2、要組成部分，基于DDSPLL技術(shù)的波形發(fā)生器廣泛應(yīng)用于通信、測控、導(dǎo)航、雷達(dá)、醫(yī)療等領(lǐng)域。本文首先闡述波形信號發(fā)生技術(shù)的發(fā)展歷程，對直接數(shù)字頻率合成技術(shù)DDS典型的系列芯片進(jìn)行了基本性能的比較，同時又對鎖相頻率合成技術(shù)中的ADF4360系列鎖相環(huán)芯片進(jìn)行論述；研究DDSPLL的波形產(chǎn)生器技術(shù)的基本原理及其優(yōu)缺點(diǎn)；最終選定DDS系列中AD9852芯片和PLL芯片ADF43607作為本文設(shè)計的波形信號發(fā)生器的核心芯片。其次，介紹了基于AD9

3、852與ADF43607的波形信號發(fā)生器的開發(fā)設(shè)計。具體研究了AD9852和ADF43607的內(nèi)部結(jié)構(gòu)、工作原理等，并詳細(xì)闡述其外圍電路的設(shè)計，如：低通濾波電路，DAC阻抗匹配以及環(huán)路濾波器等，并歸納實際設(shè)計中所必要的注意事項。在軟件平臺上，分別以FPGA和ADF4360Software對DDS和PLL進(jìn)行編程控制，文中詳盡闡述了兩者的接口和編程，給出了具體的接口設(shè)計和程控方法。最后，結(jié)合實際調(diào)試經(jīng)歷，本文介紹了系統(tǒng)調(diào)試的關(guān)鍵步驟和結(jié)果