版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、本論文主要研究基于RF CMOS工藝射頻前端的低噪聲放大器、射頻功率放大器、射頻收/發(fā)開關。其中,針對低噪聲放大器研究了基于IEEE802.11a協(xié)議,工作頻率為5.15-5.825GHz的寬帶型和應用于CMMB的S波段,工作頻率為2.635-2.660GHz的窄帶型。功率放大器和射頻收/發(fā)開關都基于IEEE802.11g協(xié)議,工作于2.45GHz。設計均使用Cadence Spectre RF仿真器進行仿真,并對大部分設計進行了流片測
2、試。
基于IEEE802.11a的低噪聲放大器,選用源級電感負反饋結構,實現(xiàn)了良好的輸入匹配。后仿真結果表明,增益大于16.03dB,最大噪聲系數(shù)和輸入三階截點分別為2.565dB、-2.15dBm。應用于CMMB的可變增益的低噪聲放大器,后仿真結果表明:高增益時,功率增益S21大于10.55dB,噪聲系數(shù)NF小于1.27dB,輸入三階截點IIP3為1.8dBm,功耗為7.9mW。低增益時,后仿真功率增益S21大于-10.37
3、,噪聲系數(shù)NF為8.42到8.53dB,IIP3為15.38dBm。
基于IEEE802.11g的功率放大器的設計采用55nm CMOS工藝,使用兩級結構,電路工作于AB類,輸入輸出均采用片外匹配。后仿真結果表明在輸入1dB壓縮點為-0.46dBm時,輸出1dB壓縮點為23.2dBm,功率附加效率PAE為25.89%。
射頻收/發(fā)開關使用單刀雙擲結構,采用55nm CMOS工藝。由于發(fā)射和接收鏈路電路結構對稱,后仿真
4、結果類似:輸入輸出回波損耗均小于-13dB,插入損耗為1.5dB,隔離度為23dB。特別地,對于發(fā)射鏈路,輸入1dB壓縮為23.66dBm;對于接收鏈路,噪聲系數(shù)為1.6dB。
本論文對基于CMMB的低噪聲放大器,基于IEEE802.11g的功率放大器以及射頻收/發(fā)開關進行了流片測試。測試結果表明,基于CMMB的低噪聲放大器高增益時,S21為9.25到9.42dB,NF為1.99到2.26dB,IIP3為1.25dBm,直流功
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS射頻接收前端的設計與研究.pdf
- 基于SiGe工藝的射頻前端高性能模塊設計.pdf
- 基于CMOS工藝射頻前端混頻器研究.pdf
- 接收機射頻前端關鍵模塊的設計與實現(xiàn).pdf
- cmos片上變壓器建模及2.4ghz射頻前端關鍵模塊設計
- CMOS工藝下WiMax標準的射頻接收機前端設計.pdf
- 180nm CMOS工藝下L-band射頻前端的設計與研究.pdf
- UHF射頻識別前端模塊的設計.pdf
- CMOS Ka波段射頻前端研究.pdf
- CMMB調諧器的CMOS射頻前端設計.pdf
- 基于CMOS工藝的射頻發(fā)射芯片的設計.pdf
- 硅基射頻毫米波多通道前端關鍵模塊研究與設計.pdf
- 多通道射頻收發(fā)前端關鍵模塊及集成研究.pdf
- 視頻前端電路中關鍵模塊的研究與設計.pdf
- uhf射頻識別前端模塊的設計(1)
- 低壓低功耗CMOS收發(fā)機射頻前端電路的設計與研究.pdf
- CMOS毫米波前端關鍵電路研究與設計.pdf
- CMOS射頻前端低噪聲放大器研究與設計.pdf
- 2.4ghz收發(fā)系統(tǒng)射頻前端研究及關鍵模塊實現(xiàn)
- 多模多標準接收機抗阻塞射頻前端關鍵模塊的設計.pdf
評論
0/150
提交評論